【課題】消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転を防止する。
【解決手段】入力部１０の反転入力端子１００と第２のトランジスタ２のコレクタとが第１のダ入力部用イオード１１を介して、非反転入力端子２００と第１のトランジスタ１のコレクタとが第２の入力部用ダイオード１２を介して、それぞれ接続される一方、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と反転入力端子１００とが第５のダイオード１５を介して、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と非反転入力端子２００とが第６のダイオード１６を介して、それぞれ接続されて、消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転が防止されるようになっている。 （もっと読む）

【課題】低ノイズ係数（ＮＦ）、高利得、及び低電流消費と共に、非常に高い三次入力インターセプトポイント（ＩＩＰ３）を有する低ノイズ増幅器（ＬＮＡ）を提供する。
【解決手段】修正された微分重ね合わせ（ＤＳ）低ノイズ増幅器（ＬＮＡ）２２２は、メイン電流経路３２０とキャンセル電流経路３２２を含む。キャンセル経路の三次歪みは、メイン経路の三次歪みをキャンセルするために使用される。新規な一側面では、分離されたソース・ディジェネレーション・インダクタ３０６，３０８が、２つの電流経路の各々につきあり、これにより他方の電流経路に影響を与えることなく、一方の電流経路の調整を容易にする。第３の新規な側面では、キャンセル電流経路及び／またはデブースト電流経路がプログラマブルにディセーブルとされて、高線形性を求めない動作モードにおいて電力消費を低減し、ノイズ量を改善する。 （もっと読む）

【課題】高利得、及び低電流消費と共に、非常に高い三次入力インターセプトポイント（ＩＩＰ３）を有するＬＮＡを提供する。
【解決手段】ＬＮＡ２２２は、メイン電界効果トランジスタ（ＦＥＴ）３０２、キャンセルＦＥＴ３０４、第１ソース・ディジェネレーション・インダクタ３０６、第２ソース・ディジェネレーション・インダクタ３０８、カスコード・トランジスタ３１０、及びＬＮＡ負荷３１２を含む。ＬＮＡ負荷３１２は、並列に結合されたインダクタ３１４及びキャパシタ３１６を含むＬＣタンク回路である。 （もっと読む）

【課題】高線形性と低歪みの増幅器を提供する。
【解決手段】修正された微分重ね合わせ低ノイズ増幅器は、メイン電流経路とキャンセル電流経路を含む。キャンセル経路の三次歪みは、メイン経路の三次歪みをキャンセルするために使用される。新規な一側面では、分離されたソース・ディジェネレーション・インダクタが、２つの電流経路の各々につきあり、これにより他方の電流経路に影響を与えることなく、一方の電流経路の調整を容易にする。第２の新規な側面では、ＬＮＡ負荷を通過しないデブースト電流経路が設けられる。デブースト電流は、ヘッドルームの問題を生じさせることなく、ネガティブ・フィードバックを増加させる。第３の新規な側面では、キャンセル電流経路及び／またはデブースト電流経路がプログラマブルにディセーブルとされて、高線形性を求めない動作モードにおいて電力消費を低減し、ノイズ量を改善する。 （もっと読む）

【課題】入出力間オフセット電圧を削減しつつ消費電流を削減する。
【解決手段】第１導電型の第１差動回路は、第１入力信号と出力信号とを差動入力信号とする。第１導電型の第２差動回路は、第２入力信号と出力信号とを差動入力信号とする。第２導電型の第３差動回路は、第１入力信号と出力信号とを差動入力信号とする。第２導電型の第４差動回路は、第２入力信号と出力信号とを差動入力信号とする。出力段回路は、第１乃至第４差動回路の出力に基づいて出力信号を出力する。差動増幅器は、上記第１乃至第４差動回路、出力段回路を具備し、制御信号に基づいて、第１乃至第４差動回路を形成するトランジスタのチャネル長とチャネル幅との比を変更する。 （もっと読む）

【課題】歪の発生を少なくする。
【解決手段】入力信号（ＩＮ）を受ける初段増幅回路（ＰＲＥＡ）と、ゲートに初段増幅回路（ＰＲＥＡ）の出力信号を受けるソース接地の第１のトランジスタ（Ｔｒ１）と、ソースを第１のトランジスタ（Ｔｒ１）のドレインに接続し、ドレインから出力信号（ＯＵＴ）を送出すると共にドレインに対して電源供給がなされるゲート接地の第２のトランジスタ（Ｔｒ２）と、初段増幅回路（ＰＲＥＡ）の電源端と第２のトランジスタ（Ｔｒ２）のソースとの間に介在する第１のインピーダンス回路（Ｚ１）と、を備える。第１のインピーダンス回路（Ｚ１）は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路である。 （もっと読む）

【課題】多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減する。
【解決手段】ＲＦ電力増幅回路313は、前段増幅器310、後段増幅器311、制御部312を具備する。前段増幅器310はＲＦ送信入力信号Ｐinに応答して、前段増幅器310の出力の増幅信号に後段増幅器311が応答する。制御部312は、出力電力制御電圧Ｖapcに応答して、前段増幅器310と前記後段増幅器311のアイドリング電流を制御して前段増幅器310と前記後段増幅器311の利得を制御する。出力電力制御電圧Ｖapcに応答して、前段増幅器310のアイドリング電流と利得とは第１の連続関数2ndAmpに従って連続的に変化して、後段増幅器311のアイドリング電流と利得とは第２の連続関数3rdAmpに従って連続的に変化する。第２の連続関数3rdAmpは、第１の連続関数2ndAmpよりも１次以上高次の関数である。 （もっと読む）

【課題】差動入力を有する直交出力低雑音トランスコンダクタンス増幅器を提供する。
【解決手段】低雑音トランスコンダクタンス増幅器２００は、差動ＲＦ入力信号を受信するように構成されたＰＭＯＳトランスコンダクタンス部１１０と、ＰＭＯＳトランスコンダクタンス部に結合されたＰＭＯＳカスコード部１３０と、ＲＦ差動入力信号を受信するように構成されたＮＭＯＳトランスコンダクタンス部１２０と、ＮＭＯＳトランスコンダクタンス部に結合されたＮＭＯＳカスコード部１４０と、を含み、ＰＭＯＳカスコード部及びＮＭＯＳカスコード部は、差動直交出力信号ｇｍｐｑ、ｇｍｎｑ及び差動同相出力信号ｇｍｐｉ、ｇｍｎｉを提供する。ＲＦ信号を増幅するための方法は、差動ＲＦ入力信号を受信することと、差動ＲＦ入力信号を電流信号に変換することと、電流信号をバッファリングして差動直交出力信号及び差動同相出力信号を提供する。 （もっと読む）

【課題】オフセット電圧の変動を低減した差動増幅回路及びコンパレータを提供する。
【解決手段】実施形態によれば、差動回路と、出力回路と、クリップ回路と、を備えたことを特徴とする差動増幅回路が提供される。前記差動回路は、一対の入力信号の電位差に応じた一対の差動電流を生成する。前記出力回路は、前記一対の差動電流を受けて、電流差に応じた出力電圧を生成する。前記クリップ回路は、前記出力電圧に応じてオンし、前記出力電圧をしきい値電圧を含みローレベルまたは前記ローレベルよりも高いハイレベルに変換できる範囲に抑制するクリップ素子を有する。 （もっと読む）

【課題】レールツーレールＤＭＯＳ増幅器の出力ステージにバイアスをかけるための方法及び装置を提供する。
【解決手段】本願発明は、増幅器であって、入力信号を受け取るための入力ステージと、前記入力ステージに連結されると共に、前記入力信号に応答して出力ドライバステージに対して駆動信号を提供する高利得ステージと、前記出力ドライバステージに連結された出力端子とを具備することを特徴とする。前記出力ドライバステージは、前記高利得ステージから第１の駆動信号“ｐｄｒｉｖｅ”を受け取る第１の端子、第１の電圧降下を通じてＶＤＤに連結された第２の端子、及び、前記増幅器の前記出力端子に連結された第３の端子を有する高電位側ドライバ回路を備える。 （もっと読む）

【課題】利得周波数特性の広帯域化と群遅延平坦特性とを両立させる。
【解決手段】ソース接地トランジスタＭ₁、ゲート接地トランジスタＭ₂、および負荷抵抗Ｒ_Lからカスコード接続回路１１を構成し、ソース接地トランジスタＭ₁のドレイン端子とゲート接地トランジスタＭ₂のソース端子と間に第１のインダクタＬ₁を設ける。 （もっと読む）

【課題】電力消費量を低下させ、回路面積を縮小した線形性がより高いＬＮＡを提供する。
【解決手段】差動増幅器３００の一腕は第１トランジスタ３１０及び第２トランジスタは３２０、第１のカスケード対として結合され、第３トランジスタ３３０及び第４トランジスタ３４０は、第２のカスケード対として結合される。第３トランジスタ３３０は、第２トランジスタ３２０のソースに結合したゲートを有し、第４トランジスタ３４０は、第２トランジスタ３２０のドレインに結合したドレインを有する。第３トランジスタ３３０は、第１トランジスタ３１０によって生成される３次歪み成分を除去するのに用いられる歪み成分を生成する。誘導子３５０は、第１トランジスタ３１０に対してソースディジェネレーションを提供し、歪み除去を向上させる。第２トランジスタ３２０及び第３のトランジスタ３３０の大きさは、利得損失を低減させるために選択される。 （もっと読む）

【課題】追加プロセスなしに、コモンモード入力電圧が定格電源電圧の任意倍数の電圧でも耐えることができる高耐圧の入力段とすることが可能な増幅回路を提供する。
【解決手段】増幅回路の入力段は、入力端子ＩＮ₁，ＩＮ₂が接続された第１の差動対トランジスタ１０と、Ｎ１ＶＤＤに接続された第１の入力段電流バイアス手段２０と、第１の差動対トランジスタ１０と第１の入力段電流バイアス手段２０に接続された第１の入力段カスコードトランジスタ群３０と、第１の差動対トランジスタ１０に接続された第２の入力段カスコードトランジスタ群４０と、０ＶからＮ１ＶＤＤまで変化するコモンモード入力電圧が入力されたときに、第１の差動対トランジスタ１０、第１の入力段カスコードトランジスタ群３０、第２の入力段カスコードトランジスタ群４０のＶ_GSとＶ_GDの絶対値がＶＤＤ以内となるバイアス電圧に調整する入力段バイアス調整回路６０を備えている。 （もっと読む）

【課題】通信信号を増幅する絶縁破壊に耐えるトランジスタ構造を提供する。
【解決手段】入力無線周波数信号を受信するため接地点と第１のゲートに接続されたソースを有する第１のＮＭＯＳトランジスタ１２は、第１のトランスコンダクタンスと第１の破壊電圧とを有する。また第２のＮＭＯＳトランジスタは、第１のＮＭＯＳトランジスタのドレインに接続されたソースと、基準ＤＣ電圧に接続されたゲートと、増幅された無線信号の出力を与えるドレインと、基準ＤＣ電圧と第２のＮＭＯＳトランジスタのドレインとの間に配置された負荷とを有する。第２のＮＭＯＳトランジスタ１４は第２のトランスコンダクタンスと第２の破壊電圧とを有し、第２の絶縁体は第１の絶縁体よりも厚い。この結果、第１のトランスコンダクタンスは第２のトランスコンダクタンスよりも大きく、第２の破壊電圧は第１の破壊電圧よりも大きい。 （もっと読む）

【課題】高調波信号が基本波増幅器に効率よく注入され、高効率化を図る電力増幅器を得る。
【解決手段】基本波増幅器３と、基本波増幅器３から発生する高調波信号を基本波信号から分波する第１分波回路と、第１分波回路から出力された高調波信号を基本波増幅器３の入力側又は出力側に注入するための高調波伝達回路１５と、高調波伝達回路１５から出力された高調波信号を基本波増幅器３に注入する第２分波回路とを備え、高調波信号を基本波増幅器３に注入し、基本波増幅器３の効率を高めるようにしたものである。 （もっと読む）

【課題】分布定数型差動増幅器の出力波形におけるジッタを低減する。
【解決手段】分布定数型増幅器は、複数の増幅器を有する。複数の増幅器はそれぞれ、固有の遅延時間を持って一の信号源からの入力信号を受ける。また、複数の増幅器はそれぞれ、固有の遅延時間に対応する遅延時間をもって共通の負荷に出力信号を提供する。複数の増幅器それぞれに関して、固有の遅延時間と対応する遅延時間の和は等しく設定されている。複数の増幅器のそれぞれは、一対の差動トランジスタと、該一対の差動トランジスタと当該増幅器の出力との間に直列に挿入された一対のカスコードトランジスタを含む。一対の差動トランジスタは、当該一対の差動トランジスタそれぞれのコレクタ−ベース間の接合容量が準飽和領域の接合容量となるように、バイアスされている。 （もっと読む）

【課題】電源電圧の変動に対する出力電流の変動が小さいカレントミラー回路を提供すること。
【解決手段】カレントミラー回路5は，トランジスタM12の第2のドレイン電流を第2の比率で複製した第2の複製電流を生成する第2の複製電流生成回路J2と，基準電流と第2の複製電流が流入する接続ノード接続ノードQ1とグランドとの間に設けられ，トランジスタM11の第1のドレイン電流を第1の比率で複製した第1の複製電流を生成する第1の複製電流生成回路J1とを有し，出力トランジスタM10のゲートとトランジスタM11，M12のゲートと接続ノードQ1とが接続されている。 （もっと読む）

【課題】プロセス変動があった場合でも広い出力電圧範囲が得られるカレントミラー回路を提供する。
【解決手段】この低電圧カスコードカレントミラー回路は、ＮチャネルＭＯＳトランジスタＱ１〜Ｑ５と抵抗素子１を備える。トランジスタＱ３のオーバードライブ電圧Ｖｏｖ＿Ｑ３は、トランジスタＱ４，Ｑ５のオーバードライブ電圧Ｖｏｖ＿Ｑ４，Ｖｏｖ＿Ｑ５の和に等しい。定電流Ｉｃと抵抗素子１の抵抗値Ｒ１との積は、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５となる。したがって、プロセス変動があった場合でも、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５は変化しない。 （もっと読む）

【課題】広いダイナミックレンジを確保しつつ利得を変化させることが可能な利得可変差動増幅回路を提供すること。
【解決手段】この利得可変差動増幅回路１２は、差動対トランジスタＱ_１，Ｑ_２，Ｑ_３，Ｑ_４とそれらのトランジスタのそれぞれのコレクタに接続された負荷抵抗１４，１５，１８，１９とそれらのトランジスタのエミッタに共通に接続された電流源１６，２０とをそれぞれ含む差動増幅回路１７，２１を有し、次段差動増幅回路２１の出力を、帰還トランジスタＱ_５，Ｑ_６を介して初段差動増幅回路１７に帰還させる利得可変差動増幅回路において、該初段差動対トランジスタＱ_１，Ｑ_２を流れるべき電流を分岐させる電流分岐回路部１２Ｃと、差動対トランジスタＱ_１，Ｑ_２に電流を供給する電流供給回路部１２Ｂとを備える。 （もっと読む）