説明

Fターム[5J500AS13]の内容

増幅器一般 (93,357) | 用途 (4,306) | 通信機器 (2,560)

Fターム[5J500AS13]の下位に属するFターム

送信器 (1,559)

Fターム[5J500AS13]に分類される特許

1 - 20 / 1,001





【課題】入力電流の大きさに応じた量の電流を入力電流から分流することによりダイナミックレンジが拡大されたトランスインピーダンスアンプ(TIA)において、入力インピーダンスの変化を低減する。
【解決手段】TIA10は、光電流Iinの大きさに応じた出力電圧Voutを生成する。TIA10は、光電流Iinを出力電圧Voutに変換する利得可変増幅回路12と、光電流Iinが大きいほど大きな電流Icdを光電流Iinから分流する分流回路14と、光電流Iinが大きいほど利得可変増幅回路12の利得を小さくする利得調整回路20とを備える。 (もっと読む)


【課題】 ステップ式可変減衰器を実装することなく、低雑音特性及び高飽和特性を確保しながら、温度変動に伴う利得変化を抑制することができる高周波増幅回路を得る。
【解決手段】 高周波信号を減衰させる可変減衰器と、半導体のバンドギャップに基づき温度比例電流及び温度固定電流を出力するバンドギャップリファレンス電流源回路と、前記温度比例電流及び前記温度固定電流を入力とし、温度に対して所定の傾きで変化する電圧を出力する可変減衰器制御電圧生成回路とを備え、前記可変減衰器制御電圧生成回路の出力電圧で前記可変減衰器の減衰量を制御する。 (もっと読む)


【課題】雑音の大きな環境下でも安定した通信を可能とする。
【解決手段】アンテナ21,22で受信した信号を利得設定信号1,2で設定される利得で増幅する可変利得増幅器233,234と、可変利得増幅器233,234それぞれの出力信号の差を出力する差動増幅器235と、差動増幅器出力の振幅を検出する振幅モニタ部31と、差動増幅器出力の振幅の変動が最小となる利得設定信号1,2を求める分離制御部32を備える。これにより、アンテナ21,22で受信した信号から雑音を分離し、雑音の大きな環境下でも安定した通信を可能とする通信システムを提供することができる。 (もっと読む)


【課題】ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限する。
【解決手段】入力トランジスタと、第1端が前記入力トランジスタのゲートに接続され、第2端がバイアス電圧に接続される抵抗素子と、前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする(調整可能な)上限電圧および下限電圧の範囲内に制限する保護回路と、を備える、増幅回路。 (もっと読む)


【課題】SOI基板にLNA回路を形成した場合や、バルクCMOSプロセスを用いてLNA回路を形成した場合に、NFの劣化の回避と高い線形性の達成とを実現することが可能なCMOS集積回路を提供する。
【解決手段】ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された電界効果トランジスタを備え、前記電界効果トランジスタはSOI(Silicon−On−Insulator)基板上に形成し、ボディ電位と、ソース電位以下の電位との間を、抵抗素子で接続することを特徴とする、CMOS集積回路が提供される。かかるCMOS集積回路を用いることで、NFの劣化の回避と高い線形性の達成とを実現することが可能となる。 (もっと読む)


【課題】入力トランジスタの構造を櫛形構造にしてゲート抵抗を抑えつつ、NFの増大を防ぐことが可能なCMOS集積回路を提供する。
【解決手段】トランジスタは、ゲート配線から櫛歯状に延びて形成され、信号入力端子からの入力信号が供給されるゲート電極と、ゲート配線に対向した位置に形成されるソース配線から、ゲート電極の櫛歯の間に1つ起きに櫛歯状に延びて形成される、接地端子に接続されたソース電極と、ゲート配線に対向した位置に形成されるドレイン配線から、ゲート電極の櫛歯の間のソース電極が存在しない箇所に櫛歯状に延びて形成される、電源端子に接続されたドレイン電極と、を備え、ゲート電極と、ソース電極またはドレイン電極とは、重なり合う領域が存在しないことを特徴とする、CMOS集積回路が提供される。 (もっと読む)


【課題】電流源によって流れる電流量を増大させることなく、出力信号の立ち上り、立ち下りを高速化することができるダブルソースフォロア回路を提供する。
【解決手段】nMOSFET102を含むソースフォロア回路と、nMOSFET102とは極性が異なるpMOSFET101を含むソースフォロア回路と、nMOSFET102を含むソースフォロア回路、pMOSFET101を含むソースフォロア回路に入力信号を入力する入力端子111と、nMOSFET102を含むソースフォロア回路、pMOSFET101を含むソースフォロア回路から出力信号を出力する共通の出力端子112)と、を含むダブルソースフォロア回路を構成する。 (もっと読む)


【課題】NFを増大させること無く、CMOS LNA回路の非動作時に、CMOS LNA回路に電流を流さないような構成とすることが可能な、増幅回路を提供する。
【解決手段】ゲート電極に、受信された無線信号を入力する信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された入力トランジスタと、信号入力端子と入力トランジスタのゲート電極との間に設けられる第1スイッチと、電源端子と入力トランジスタのドレイン電極との間に設けられる第2スイッチと、を備え、入力トランジスタのゲート電極には所定のバイアス電圧が印加され、無線信号の受信時には、第1スイッチと第2スイッチとを同時にオンにして、無線信号の送信時には、所定のバイアス電圧を入力トランジスタのゲート電極に印加したまま、第1スイッチと第2スイッチとを同時にオフにすることを特徴とする、増幅回路が提供される。 (もっと読む)


【課題】回路の小型化を図ること。
【解決手段】増幅回路100は、パッド111と、TIA150と、オンチップインダクタ130と、シャント容量140と、を1つのチップに備えている。パッド111には電流信号が入力される。TIA150は、入力された電流信号を電圧信号に変換して出力する。オンチップインダクタ130は、パッド111とTIA150との間に直列に接続されている。シャント容量140は、一端がオンチップインダクタ130とTIA150との間に接続され、他端がグランドに接続されている。 (もっと読む)


【課題】高調波歪みを容易に低減させることのできるE級増幅器を提供する。
【解決手段】本発明にかかるE級増幅器は、主回路と、主回路に信号を入力する補助回路と、を有するE増幅器であって、主回路は、プッシュプル構造を有することを特徴とする。この場合において、限定されるわけではないが、プッシュプル構造は、第一の主基礎回路と、第一の主基礎回路と同様な構造の第二の主基礎回路と、第一の主基礎回路と第二の主基礎回路に接続される負荷回路と、を有して構成される。 (もっと読む)


【課題】受信した光信号を電流信号に変換する受光素子に接続される信号増幅器において、メインアンプの入力段の入力インピーダンスが無視できないときに設けられるレベル調整抵抗の影響を少なくし、広帯域の周波数特性と高い光受信感度特性とを得る。
【解決手段】信号増幅器は、電流信号を電圧に変換して出力するプリアンプと、少なくとも入力段が差動回路からなりプリアンプから出力された電圧信号を増幅するメインアンプと、プリアンプとメインアンプとの間に設けられ電圧信号が供給される2個以上のフォロワ回路と、プリアンプの出力とメインアンプの各入力との間の経路において各フォロワ回路ごとに設けられる抵抗値が等しい抵抗と、抵抗のうちの1つに対して一端が接続し、他端が接地されたコンデンサと、を備えている。コンデンサとそのコンデンサに接続する抵抗とによって、電圧信号の平均電位を検出するローパスフィルタが構成されている。 (もっと読む)


【課題】ICチップのプロセスばらつきによって高周波特性がばらついた場合でも、回路特性を最適化できるICチップを基板にフリップチップ実装する無線装置を提供する。
【解決手段】無線装置は、マイクロ波、ミリ波帯の電力増幅器用高周波ICチップ100、バンプ102、入力端子103、出力端子104、基板105、アンダーフィル106、プロセスばらつき検出部110を有する。プロセスばらつき検出部は、プロセスばらつきによる回路特性の変動量をモニタし、モニタされた回路特性の変動量を用いて、算出されたパラーメータを有するアンダーフィル106が、基板105とミリ波帯の電力増幅器用高周波ICチップ100との間に充填されることで、プロセスばらつき及びアンダーフィルの影響があっても、所望の回路特性が得られる無線装置を提供できる。 (もっと読む)


【課題】偏波多重光通信システムの適応型非線形補償方法及び装置を提供する。
【解決手段】適応型非線形補償装置は、入力信号に基づき該入力信号の線形歪み値、該入力信号の水平成分の非線形歪み値及び該入力信号の垂直成分の、水平成分に対するクロストーク値を計算し、前記線形歪み値、非線形歪み値及び前記クロストーク値に基づき、前記入力信号の水平成分に対して補償を行う水平偏波量補償ユニット、入力信号に基づき該入力信号の線形歪み値、該入力信号の垂直成分の非線形歪み値及び該入力信号の水平成分の、垂直成分に対するクロストーク値を計算し、前記線形歪み値、非線形歪み値及び前記クロストーク値に基づき、前記入力信号の垂直成分に対して補償を行う垂直偏波量補償ユニットを含む。 (もっと読む)


【課題】増幅回路を速やかに正常動作に復帰させることが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路は、容量素子C1T,C1Bを介してそれぞれ供給される第1及び第2電圧信号の電位差を増幅し、第1及び第2増幅信号を出力する全差動増幅回路OPA1と、第1増幅信号を全差動増幅回路OPA1の反転入力端子に帰還する抵抗素子RFBTと、第2増幅信号を全差動増幅回路OPA1の非反転入力端子に帰還する抵抗素子RFBBと、所定電圧VBを生成する電圧生成部50と、電圧生成部50によって生成された所定電圧VBを、全差動増幅回路OPA1のそれぞれの入力端子に伝達する抵抗素子RBT,RBBと、を備える。 (もっと読む)


【課題】高周波における入力インピーダンス整合が改善された、広帯域な高速入力インターフェース回路を提供する。
【解決手段】抵抗R1は、その一端が入力端子DTに接続され、他端がインダクタL1を介して第1の電源端子VCCに接続されている。また、抵抗R2は、その一端が入力端子DCに接続され、他端がインダクタL2を介して電源端子VCCに接続されている。また、抵抗R3は、その一端が入力端子DTに接続され、他端がインダクタL3を介して第2の電源端子VEEに接続されている。また、抵抗R4は、その一端が入力端子DCに接続され、他端がインダクタL4を介して電源端子VEEに接続されている。 (もっと読む)


【課題】低ノイズ係数(NF)、高利得、及び低電流消費と共に、非常に高い三次入力インターセプトポイント(IIP3)を有する低ノイズ増幅器(LNA)を提供する。
【解決手段】修正された微分重ね合わせ(DS)低ノイズ増幅器(LNA)222は、メイン電流経路320とキャンセル電流経路322を含む。キャンセル経路の三次歪みは、メイン経路の三次歪みをキャンセルするために使用される。新規な一側面では、分離されたソース・ディジェネレーション・インダクタ306,308が、2つの電流経路の各々につきあり、これにより他方の電流経路に影響を与えることなく、一方の電流経路の調整を容易にする。第3の新規な側面では、キャンセル電流経路及び/またはデブースト電流経路がプログラマブルにディセーブルとされて、高線形性を求めない動作モードにおいて電力消費を低減し、ノイズ量を改善する。 (もっと読む)


【課題】高利得、及び低電流消費と共に、非常に高い三次入力インターセプトポイント(IIP3)を有するLNAを提供する。
【解決手段】LNA222は、メイン電界効果トランジスタ(FET)302、キャンセルFET304、第1ソース・ディジェネレーション・インダクタ306、第2ソース・ディジェネレーション・インダクタ308、カスコード・トランジスタ310、及びLNA負荷312を含む。LNA負荷312は、並列に結合されたインダクタ314及びキャパシタ316を含むLCタンク回路である。 (もっと読む)


1 - 20 / 1,001