【課題】クロックフェイズの切り替わりにおける電圧スパイクの低減と共に出力電圧の収束速度の向上を図る。
【解決手段】第１及び第２の同相電圧検出器３０１，３０２は、ノンオーバーラップ期間が設定された２相クロックで駆動され、第１の同相電圧検出器３０１は、第１のクロック位相において充電動作し、第２のクロック位相において出力同相電圧の生成と電荷保持動作をし、第２の同相電圧検出器３０２は、第２のクロック位相において充電動作し、第１のクロック位相において出力同相電圧の生成と電荷保持動作をし、ノンオーバーラップ期間において、第１及び第２の同相電圧検出器３０１，３０２は、スイッチ３５ａ〜３５ｆ、３６ａ〜３６ｆにより入力段及び出力段と電気的に分離され、同相電圧出力トランジスタのゲート・ソース間寄生容量により電荷保持動がなされる構成となっている。 （もっと読む）

【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう影響を排除する。
【解決手段】アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 （もっと読む）

【課題】増幅回路を速やかに正常動作に復帰させることが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路は、容量素子Ｃ１Ｔ，Ｃ１Ｂを介してそれぞれ供給される第１及び第２電圧信号の電位差を増幅し、第１及び第２増幅信号を出力する全差動増幅回路ＯＰＡ１と、第１増幅信号を全差動増幅回路ＯＰＡ１の反転入力端子に帰還する抵抗素子ＲＦＢＴと、第２増幅信号を全差動増幅回路ＯＰＡ１の非反転入力端子に帰還する抵抗素子ＲＦＢＢと、所定電圧ＶＢを生成する電圧生成部５０と、電圧生成部５０によって生成された所定電圧ＶＢを、全差動増幅回路ＯＰＡ１のそれぞれの入力端子に伝達する抵抗素子ＲＢＴ，ＲＢＢと、を備える。 （もっと読む）

【課題】消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転を防止する。
【解決手段】入力部１０の反転入力端子１００と第２のトランジスタ２のコレクタとが第１のダ入力部用イオード１１を介して、非反転入力端子２００と第１のトランジスタ１のコレクタとが第２の入力部用ダイオード１２を介して、それぞれ接続される一方、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と反転入力端子１００とが第５のダイオード１５を介して、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と非反転入力端子２００とが第６のダイオード１６を介して、それぞれ接続されて、消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転が防止されるようになっている。 （もっと読む）

【課題】簡単な構成で入力オフセット電圧の温度依存性が小さいセンサ信号処理装置を提供する。
【解決手段】センサ用電源として第１の電源電圧Ｖ´ｃｃを供給されて動作し、センサ出力Ｖｓ１、Ｖｓ２を出力するセンサ部１００と、信号処理用電源として第２の電源電圧Ｖｃｃを供給されて動作し、センサ出力Ｖｓ１、Ｖｓ２が入力される差動対を使用する差動増幅部を有して信号処理を行なう信号処理部２００と、を有してセンサ信号処理装置１を構成する。この第１の電源電圧Ｖ´ｃｃは、信号処理部２００の差動増幅部２５０の入力電圧範囲の下限領域に設定される。 （もっと読む）

【課題】高速動作に対応可能とし、消費電力を抑制可能とし面積も抑制可能とする出力回路の提供。
【解決手段】出力回路は、差動入力段１０と出力増幅段２０と増幅加速回路７０を備え、増幅加速回路７０は、入力対が入力端子１と出力端子２に夫々接続された差動対１７１、１７２と、第５の電源端子Ｅ５と前記差動対の出力対間にそれぞれ接続された負荷素子対１７４、１７５を備え、差動対１７１、１７２の入力電位差によって、差動入力段１０の第２のカレントミラー４０の入力が接続する第４のノードＮ４への電流供給を制御する第１の電流源回路１７６と、差動入力段１０の第１のカレントミラー３０の出力が接続する第１のノードＮ１への電流供給を制御する第２の電流源回路１７８を含む。 （もっと読む）

【課題】 入力電圧が低く、特性を向上させた増幅装置を提供する。
【解決手段】 増幅装置は、一対の受光素子からそれぞれ入力された第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）を、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）にそれぞれ変換して出力する第１及び第２のトランスインピーダンスアンプ２０と、第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の各電流を分流する分流回路２４と、第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）の平均電圧値を示す平均信号を生成して出力する平均値検出回路と、平均信号Ｖａｖ、及び第１及び第２の電圧信号Ｖｏ（−），Ｖｏ（＋）のオフセット電圧値に基づいて、分流回路２４に分流される第１及び第２の電流信号Ｉｎ（＋），Ｉｎ（−）の各電流値を制御する制御回路２３とを含む。 （もっと読む）

【課題】出力電力を高効率で伝達可能な高周波電力増幅装置を提供する。
【解決手段】例えば、差動増幅器ＡＤ１０１，ＡＤ１０２と、その各出力インピーダンスを整合するトランスフォーマＴＲ１０１を備え、ＡＤ１０１の差動出力ノード間にインダクタＬ１０１、スイッチＳ１０１、インダクタＬ１０２を直列に接続する。ＡＤ１０２が動作状態、ＡＤ１０１が非動作状態の場合には、Ｓ１０１がオンに制御される。この場合、ＡＤ１０１に含まれる差動対のトランジスタのオフ容量を踏まえて１次コイルＬＤ１１１／ＬＤ１１２の両端から見たＡＤ１０１側のインピーダンスが高インピーダンス状態（並列共振状態）となり、等価的に、ＡＤ１０２の動作に際してＬＤ１１１／ＬＤ１１２は影響しなくなる。 （もっと読む）

【課題】 増幅器回路の可変精度の調整を実現するシステム及び方法を提供する。
【解決手段】 本開示の一態様によると、システムは、増幅器の利得を離散的な利得レベルに設定する複数の調整段を有する増幅器を有する。特定の実施形態では、調整段は直列に接続され、調整段の各々は、スイッチに並列に接続された抵抗器を有し、該スイッチはオフにされ、増幅器に利得を隣接する利得レベルに設定させる。特定の実施形態では、複数の利得レベルのうちの隣接する各々間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい。 （もっと読む）

【課題】初期動作を安定させるスタートアップ回路を備え、消費電力を低減すると共に、回路規模の増加を抑制した全差動増幅器を提供する。
【解決手段】図１に示す全差動増幅器は、入力信号を受け付ける差動対を含み、差動信号を出力する差動増幅器と、差動信号を増幅し、差動出力信号から出力コモンモード電圧を生成する出力コモンモード電圧生成回路と、出力コモンモード電圧と所定の基準電圧を比較することでコモンモードフィードバック信号を生成し、コモンモードフィードバック信号を差動増幅器にフィードバックすることで、出力コモンモード電圧と基準電圧を実質的に一致させるコモンモードフィードバック回路と、入力信号に基づいて、差動信号を略電源電圧にプルアップ又は略接地電圧にプルダウンするスタートアップ回路と、を備える。 （もっと読む）

【課題】差動入力信号を入力し１対の差動出力信号を出力する際、差動出力信号間の回路誤差を低減する。
【解決手段】電力分配回路１０はトランス２Ａ、２Ｂ及び加算回路３を含む構成である。トランス２Ａの出力信号は、正相信号（Ｖｏｕｔ２Ａｐ）の位相θ１＋９０°、逆相信号（Ｖｏｕｔ２Ａｎ）の位相θ１−９０°の差動信号として出力される。トランス２Ｂの出力信号は、正相信号（Ｖｏｕｔ２Ｂｐ）の位相θ２＋９０°、逆相信号（Ｖｏｕｔ２Ｂｎ）の位相θ２−９０°の差動信号として出力される。加算回路３は、トランス２Ａ，２Ｂからの２対の差動信号を、正相信号及び逆相信号毎にベクトル加算し、１対の差動出力信号に合成する。差動出力信号は、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ１−θ２）が補正された信号として得られる。 （もっと読む）

【課題】チップ面積の極端な増大を招くことなく、電源投入時の過渡期に出力端子を接地側に落とことを可能にすること。
【解決手段】正転入力電圧ＶＩＮ＿Ｐと反転入力電圧ＶＩＮ＿Ｎの差分を増幅する差動増幅回路１０と、該差動増幅回路１０の出力信号を入力し増幅してＰＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１３の共通接続点から出力電圧ＶＯＵＴを出力する出力回路２０とを有する演算増幅器１００である。トランジスタＭ１３のゲートに一端が接続されたコンデンサＣｘ１とトランジスタＭ１２のゲートに一端が接続されたコンデンサＣｘ２を備え、コンデンサＣｘ１，Ｃｘ２の他端は抵抗Ｒｘ１を介して高電源端子１に接続されている。 （もっと読む）

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。 （もっと読む）

【課題】消費電流を削減する。
【解決手段】第１及び第２の入力端子に現れる電位差を第１及び第２の電源に基づいて増幅する差動アンプ（図２のＭＮ１、ＭＮ２が相当）と、差動アンプを動作させるバイアス電流を制御するバイアストランジスタ（図２のＭＮ３が相当）と、差動アンプの負荷となるカレントミラー回路（図２のＭＰ１、ＭＰ２が相当）と、カレントミラー回路のダイオード接続側と其々の制御端が接続されると共に第１及び第２の電源間に直列に接続される、バイアストランジスタと逆導電型の第１及び第２のトランジスタ（図２のＭＰ４、ＭＰ６が相当）を有し、第１及び第２のトランジスタの間の接続ノードをバイアストランジスタの制御端に接続するバイアス制御回路と、を備える。 （もっと読む）

【課題】位相余裕を減らすことなく電源立ち上げ時における出力電圧の立ち上がりを速くする。
【解決手段】電源電圧が立ち上がると、入力電圧ＶinpがＶinmよりも高くなるので、トランジスタ９がオン、トランジスタ１０がオフとなり、差動対１１に供給される動作電流は全てトランジスタ９に流れる。電流検出回路６２に電流が流れないので、トランジスタ７３がオフし、第２の定電流回路６９が出力する増分動作電流Ｉ２は、ダイオード７２を通して差動対１１に流れ込む。トランジスタ９に流れる電流は定常動作電流Ｉ１＋増分動作電流Ｉ２となり、位相補償コンデンサ８の充電電流が増えて出力電圧Ｖｏの立ち上がりが速くなる。 （もっと読む）

【課題】オフセット電圧の変動を低減した差動増幅回路及びコンパレータを提供する。
【解決手段】実施形態によれば、差動回路と、出力回路と、クリップ回路と、を備えたことを特徴とする差動増幅回路が提供される。前記差動回路は、一対の入力信号の電位差に応じた一対の差動電流を生成する。前記出力回路は、前記一対の差動電流を受けて、電流差に応じた出力電圧を生成する。前記クリップ回路は、前記出力電圧に応じてオンし、前記出力電圧をしきい値電圧を含みローレベルまたは前記ローレベルよりも高いハイレベルに変換できる範囲に抑制するクリップ素子を有する。 （もっと読む）

【課題】雑音特性を改善したソースフォロア回路を提供すること。
【解決手段】このソースフォロア回路は、電界効果型トランジスタ（Ｍ１，Ｍ２）によって構成されるソースフォロア回路部と、電界効果型トランジスタ（Ｍ３，Ｍ４，Ｍ５）によって構成されるカレントミラー回路部と、を備える。電界効果型トランジスタ（Ｍ４，Ｍ５）のゲートにクロスカップルに容量（Ｃ１，Ｃ２）を接続することにより、カレントミラー回路部をアンプとして機能させる。 （もっと読む）

【課題】差動増幅回路における入力オフセット電圧の上昇を抑制しつつ、同相入力電圧範囲を拡張する。
【解決手段】本発明による差動増幅回路は、ソース及びバックゲートが第１電流源２０５に共通接続された差動対トランジスタ２０１、２０２を備える差動入力段回路１１１と、差動入力段回路１１１の出力端子に接続される出力段回路１２１と、第１電流源２０５と出力段回路１２１の第２電流源２０６のそれぞれの電流Ｉ１、Ｉ２を、差動入力段回路１１１への入力電圧ＶＩＮ１、ＶＩＮ２に応じた大きさに調整する電流制御回路１０１とを具備する。 （もっと読む）

【課題】追加プロセスなしに、コモンモード入力電圧が定格電源電圧の任意倍数の電圧でも耐えることができる高耐圧の入力段とすることが可能な増幅回路を提供する。
【解決手段】増幅回路の入力段は、入力端子ＩＮ₁，ＩＮ₂が接続された第１の差動対トランジスタ１０と、Ｎ１ＶＤＤに接続された第１の入力段電流バイアス手段２０と、第１の差動対トランジスタ１０と第１の入力段電流バイアス手段２０に接続された第１の入力段カスコードトランジスタ群３０と、第１の差動対トランジスタ１０に接続された第２の入力段カスコードトランジスタ群４０と、０ＶからＮ１ＶＤＤまで変化するコモンモード入力電圧が入力されたときに、第１の差動対トランジスタ１０、第１の入力段カスコードトランジスタ群３０、第２の入力段カスコードトランジスタ群４０のＶ_GSとＶ_GDの絶対値がＶＤＤ以内となるバイアス電圧に調整する入力段バイアス調整回路６０を備えている。 （もっと読む）