【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう影響を排除する。
【解決手段】アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 （もっと読む）

【課題】増幅回路を速やかに正常動作に復帰させることが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路は、容量素子Ｃ１Ｔ，Ｃ１Ｂを介してそれぞれ供給される第１及び第２電圧信号の電位差を増幅し、第１及び第２増幅信号を出力する全差動増幅回路ＯＰＡ１と、第１増幅信号を全差動増幅回路ＯＰＡ１の反転入力端子に帰還する抵抗素子ＲＦＢＴと、第２増幅信号を全差動増幅回路ＯＰＡ１の非反転入力端子に帰還する抵抗素子ＲＦＢＢと、所定電圧ＶＢを生成する電圧生成部５０と、電圧生成部５０によって生成された所定電圧ＶＢを、全差動増幅回路ＯＰＡ１のそれぞれの入力端子に伝達する抵抗素子ＲＢＴ，ＲＢＢと、を備える。 （もっと読む）

【課題】簡単な構成で入力オフセット電圧の温度依存性が小さいセンサ信号処理装置を提供する。
【解決手段】センサ用電源として第１の電源電圧Ｖ´ｃｃを供給されて動作し、センサ出力Ｖｓ１、Ｖｓ２を出力するセンサ部１００と、信号処理用電源として第２の電源電圧Ｖｃｃを供給されて動作し、センサ出力Ｖｓ１、Ｖｓ２が入力される差動対を使用する差動増幅部を有して信号処理を行なう信号処理部２００と、を有してセンサ信号処理装置１を構成する。この第１の電源電圧Ｖ´ｃｃは、信号処理部２００の差動増幅部２５０の入力電圧範囲の下限領域に設定される。 （もっと読む）

【課題】高速動作に対応可能とし、消費電力を抑制可能とし面積も抑制可能とする出力回路の提供。
【解決手段】出力回路は、差動入力段１０と出力増幅段２０と増幅加速回路７０を備え、増幅加速回路７０は、入力対が入力端子１と出力端子２に夫々接続された差動対１７１、１７２と、第５の電源端子Ｅ５と前記差動対の出力対間にそれぞれ接続された負荷素子対１７４、１７５を備え、差動対１７１、１７２の入力電位差によって、差動入力段１０の第２のカレントミラー４０の入力が接続する第４のノードＮ４への電流供給を制御する第１の電流源回路１７６と、差動入力段１０の第１のカレントミラー３０の出力が接続する第１のノードＮ１への電流供給を制御する第２の電流源回路１７８を含む。 （もっと読む）

【課題】出力電圧の出力精度に段差が発生していた。
【解決手段】電流源で駆動される第１、第２の差動対と、その電流源を駆動する第１の基準電流発生回路と、を備える第１の差動入力部と、電流源で駆動される第３、第４の差動対と、その電流源を駆動する第２の基準電流発生回路と、を備える第２の差動入力部と、前記第１、第２の差動入力部との出力に応じて、出力する出力部と、を有し、前記第１、第２の基準電流発生回路の第１、第２の電流経路上に接続される第１、第２のトランジスタを入力信号に応じて制御することで、前記第１、第２の差動入力部の出力を制御する差動増幅器。 （もっと読む）

【課題】信号の平均化値のずれを抑制した信号平均化回路を提供する。
【解決手段】キャパシタＣａ１の正端子に接続され、キャパシタＣａ１への信号の入力を制御するスイッチング素子Ｓ９と、キャパシタＣａ２の正端子に接続され、キャパシタＣａ２への信号の入力を制御するスイッチング素子Ｓ１０と、キャパシタＣａ１とキャパシタＣａ２の正端子同士とを接続する平均化スイッチ素子Ｓ１３と、を備え、パワーオフ期間後にキャパシタＣａ１に信号を入力することにより充電を行うプリチャージ期間と、プリチャージ期間後に、キャパシタＣａ２に信号を入力することにより充電を行う第１サンプリング期間と、第１サンプリング期間後にキャパシタＣａ１に信号を入力することにより再充電を行う第２サンプリング期間と、前記第２サンプリング期間後にキャパシタＣａ１，Ｃａ２の正端子同士を接続した状態とする平均化期間と、を設ける。 （もっと読む）

【課題】初期動作を安定させるスタートアップ回路を備え、消費電力を低減すると共に、回路規模の増加を抑制した全差動増幅器を提供する。
【解決手段】図１に示す全差動増幅器は、入力信号を受け付ける差動対を含み、差動信号を出力する差動増幅器と、差動信号を増幅し、差動出力信号から出力コモンモード電圧を生成する出力コモンモード電圧生成回路と、出力コモンモード電圧と所定の基準電圧を比較することでコモンモードフィードバック信号を生成し、コモンモードフィードバック信号を差動増幅器にフィードバックすることで、出力コモンモード電圧と基準電圧を実質的に一致させるコモンモードフィードバック回路と、入力信号に基づいて、差動信号を略電源電圧にプルアップ又は略接地電圧にプルダウンするスタートアップ回路と、を備える。 （もっと読む）

【課題】増幅器の出力雑音電圧を抑制する。
【解決手段】正転入力電圧と反転入力電圧の差分を増幅する差動入力回路１と、差動入力回路１の出力信号を増幅して出力端子に出力する出力回路２と、差動入力回路１の電流源ＭＰ３と出力回路２の電流源ＭＰ４にバイアス電圧を出力するバイアス回路５を備えた増幅器である。差動入力回路１の正転入力電圧と反転入力電圧が共に接地電圧のときに出力端子に現れる出力雑音電圧を検出し、該雑音電圧のレベルが高いほど、バイアス回路５が、電流源ＭＰ３，ＭＰ４の電流を増大させるバイアス電圧を出力するようにした。 （もっと読む）

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。 （もっと読む）

【課題】動作電流を大きく増大させることなく、入力信号変化に対する出力追従性を向上させることのできるボルテージフォロワ回路を提供する。
【解決手段】実施形態のボルテージフォロワ回路は、Ｐ型差動対１０１と、Ｎ型差動対１０２と、折り返しカスコード型中間増幅段１０３と、出力段１０４とを備える演算増幅回路１００を使用するボルテージフォロワ回路であって、出力変化加速部１が、Ｐ型差動対１０１に接続された定電流源Ｉ１０１からＰ型差動対１０１へ電流が流れないときに、出力段１０４へ加速電流Ｉ１を印加して出力段１０４の出力変化を加速し、出力変化加速部２が、Ｎ型差動対１０２に接続された定電流源Ｉ１０２からＮ型差動対１０２へ電流が流れないときに、出力段１０４へ加速電流Ｉ２を印加して出力段１０４の出力変化を加速する。 （もっと読む）

【課題】位相余裕を減らすことなく電源立ち上げ時における出力電圧の立ち上がりを速くする。
【解決手段】電源電圧が立ち上がると、入力電圧ＶinpがＶinmよりも高くなるので、トランジスタ９がオン、トランジスタ１０がオフとなり、差動対１１に供給される動作電流は全てトランジスタ９に流れる。電流検出回路６２に電流が流れないので、トランジスタ７３がオフし、第２の定電流回路６９が出力する増分動作電流Ｉ２は、ダイオード７２を通して差動対１１に流れ込む。トランジスタ９に流れる電流は定常動作電流Ｉ１＋増分動作電流Ｉ２となり、位相補償コンデンサ８の充電電流が増えて出力電圧Ｖｏの立ち上がりが速くなる。 （もっと読む）

【課題】オフセット電圧の変動を低減した差動増幅回路及びコンパレータを提供する。
【解決手段】実施形態によれば、差動回路と、出力回路と、クリップ回路と、を備えたことを特徴とする差動増幅回路が提供される。前記差動回路は、一対の入力信号の電位差に応じた一対の差動電流を生成する。前記出力回路は、前記一対の差動電流を受けて、電流差に応じた出力電圧を生成する。前記クリップ回路は、前記出力電圧に応じてオンし、前記出力電圧をしきい値電圧を含みローレベルまたは前記ローレベルよりも高いハイレベルに変換できる範囲に抑制するクリップ素子を有する。 （もっと読む）

【課題】効果的に雑音レベルを低減した半導体集積回路を提供する。
【解決手段】差動入力トランジスタであるＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２は、雑音レベルを低減するために薄いゲート酸化膜を有している。これらのＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２を過電圧から保護する保護回路は、Ｐチャネル型ＭＯＳトランジスタＭ３，Ｍ４を含んで構成されている。Ｐチャネル型ＭＯＳトランジスタＭ３はＰチャネル型ＭＯＳトランジスタＭ１を過電圧から保護する第１の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ１のドレイン側に直列に接続されている。Ｐチャネル型ＭＯＳトランジスタＭ４は、Ｐチャネル型ＭＯＳトランジスタＭ２を過電圧から保護する第２の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ２のドレイン側に直列に接続されている。 （もっと読む）

【課題】簡易な構成で歪を抑制しつつ消費電流を低減する。
【解決手段】増幅回路１００は、正入力端子Ｔ１と負入力端子Ｔ２とに供給される電圧の差分を増幅し差分電圧Ｖａを出力する差動増幅部１０と、入力信号Ｖｉｎの電圧を検出し検出電圧Ｖｂを出力する入力電圧検出部２０と、正電源電圧＋Ｖｃｃが供給される正電源端子Ｔ６と出力端子Ｔｏｕｔとの間に設けられ、出力端子Ｔｏｕｔから電流を吐き出すＰＭＯＳ３１と、負電源電圧−Ｖｃｃが供給される負電源端子Ｔ７と出力端子Ｔｏｕｔとの間に設けられ、出力端子Ｔｏｕｔから電流を吸い込むＮＭＯＳ３２とを有する出力部３０とを備える。 （もっと読む）

【課題】差動増幅回路における入力オフセット電圧の上昇を抑制しつつ、同相入力電圧範囲を拡張する。
【解決手段】本発明による差動増幅回路は、ソース及びバックゲートが第１電流源２０５に共通接続された差動対トランジスタ２０１、２０２を備える差動入力段回路１１１と、差動入力段回路１１１の出力端子に接続される出力段回路１２１と、第１電流源２０５と出力段回路１２１の第２電流源２０６のそれぞれの電流Ｉ１、Ｉ２を、差動入力段回路１１１への入力電圧ＶＩＮ１、ＶＩＮ２に応じた大きさに調整する電流制御回路１０１とを具備する。 （もっと読む）

【課題】追加プロセスなしに、コモンモード入力電圧が定格電源電圧の任意倍数の電圧でも耐えることができる高耐圧の入力段とすることが可能な増幅回路を提供する。
【解決手段】増幅回路の入力段は、入力端子ＩＮ₁，ＩＮ₂が接続された第１の差動対トランジスタ１０と、Ｎ１ＶＤＤに接続された第１の入力段電流バイアス手段２０と、第１の差動対トランジスタ１０と第１の入力段電流バイアス手段２０に接続された第１の入力段カスコードトランジスタ群３０と、第１の差動対トランジスタ１０に接続された第２の入力段カスコードトランジスタ群４０と、０ＶからＮ１ＶＤＤまで変化するコモンモード入力電圧が入力されたときに、第１の差動対トランジスタ１０、第１の入力段カスコードトランジスタ群３０、第２の入力段カスコードトランジスタ群４０のＶ_GSとＶ_GDの絶対値がＶＤＤ以内となるバイアス電圧に調整する入力段バイアス調整回路６０を備えている。 （もっと読む）

【課題】チップ面積を小さくする。
【解決手段】一端がグランド端子１４に接続される定電流源１３と、ソースが共通に定電流源１３の他端に接続され、ゲートが入力端子Ａ、Ｂにそれぞれ接続される第１および第２の差動対（Ｑ１１、Ｑ１２およびＱ１３、Ｑ１４に相当）と、第１の差動対のそれぞれのドレインにそれぞれのソースを接続するｎＭＯＳトランジスタＱ１５、Ｑ１６と、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのドレインを出力端子Ｃ、Ｄとし、出力端子Ｃ、Ｄと電源端子１１との間に接続される負荷部（図１のＱ１７、Ｑ１８に相当）と、を備え、第１の差動対のそれぞれのドレインを第２の差動対の逆相となるそれぞれのドレインに接続し、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのゲートは、ｎＭＯＳトランジスタＱ１５、Ｑ１６のドレインにそれぞれ接続する。 （もっと読む）

【課題】スイッチに流れるオフリーク電流の影響を抑制し、利得の発振を抑える。
【解決手段】差動増幅器１６は、入力信号が入力される入力端子２７，２８と、前記入力信号が増幅された出力信号を出力する出力端子２５，２６と、を備える差動増幅器１６であって、前記入力信号を増幅し前記出力信号を生成する増幅部２１と、前記増幅部２１と電源端子との間に接続され、第１導電型トランジスタＴ３４，Ｔ３５と、前記第１導電型トランジスタＴ３４，Ｔ３５のゲート端子をドレイン端子に接続するかまたは前記出力端子２５，２６に接続するかを切り替える切り替えスイッチ２２と、を有する負荷回路２３と、前記切り替えスイッチ２２のオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチ３０と、を備える。 （もっと読む）