【課題】出力波形に付加される遅延の増大を抑制することが可能な出力回路を提供すること。
【解決手段】本発明にかかる出力回路は、高電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、電源電圧ＶＤＤ〜接地電圧ＶＳＳ間の電圧範囲を振幅する一対の増幅信号の一方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＰ１１と、低電位側電源端子と外部出力端子Ｖｏｕｔとの間に設けられ、一対の増幅信号の他方に基づいてソース−ドレイン間に流れる電流が制御される出力トランジスタＭＮ１１と、電源電圧ＶＤＤより低く接地電圧ＶＳＳより高い中間電圧ＶＭＬが供給されている低電位側電源端子と、出力トランジスタＭＰ１１のゲートと、の間に設けられ、出力トランジスタＭＰ１１のゲート電圧と中間電圧ＶＭＬとの電圧差に基づいて出力トランジスタＭＰ１１のゲートをクランプするクランプ用トランジスタＭＰ１２と、を備える。 （もっと読む）

【課題】増幅回路を速やかに正常動作に復帰させることが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路は、容量素子Ｃ１Ｔ，Ｃ１Ｂを介してそれぞれ供給される第１及び第２電圧信号の電位差を増幅し、第１及び第２増幅信号を出力する全差動増幅回路ＯＰＡ１と、第１増幅信号を全差動増幅回路ＯＰＡ１の反転入力端子に帰還する抵抗素子ＲＦＢＴと、第２増幅信号を全差動増幅回路ＯＰＡ１の非反転入力端子に帰還する抵抗素子ＲＦＢＢと、所定電圧ＶＢを生成する電圧生成部５０と、電圧生成部５０によって生成された所定電圧ＶＢを、全差動増幅回路ＯＰＡ１のそれぞれの入力端子に伝達する抵抗素子ＲＢＴ，ＲＢＢと、を備える。 （もっと読む）

【課題】差動入力を有する直交出力低雑音トランスコンダクタンス増幅器を提供する。
【解決手段】低雑音トランスコンダクタンス増幅器２００は、差動ＲＦ入力信号を受信するように構成されたＰＭＯＳトランスコンダクタンス部１１０と、ＰＭＯＳトランスコンダクタンス部に結合されたＰＭＯＳカスコード部１３０と、ＲＦ差動入力信号を受信するように構成されたＮＭＯＳトランスコンダクタンス部１２０と、ＮＭＯＳトランスコンダクタンス部に結合されたＮＭＯＳカスコード部１４０と、を含み、ＰＭＯＳカスコード部及びＮＭＯＳカスコード部は、差動直交出力信号ｇｍｐｑ、ｇｍｎｑ及び差動同相出力信号ｇｍｐｉ、ｇｍｎｉを提供する。ＲＦ信号を増幅するための方法は、差動ＲＦ入力信号を受信することと、差動ＲＦ入力信号を電流信号に変換することと、電流信号をバッファリングして差動直交出力信号及び差動同相出力信号を提供する。 （もっと読む）

【課題】 増幅器回路の可変精度の調整を実現するシステム及び方法を提供する。
【解決手段】 本開示の一態様によると、システムは、増幅器の利得を離散的な利得レベルに設定する複数の調整段を有する増幅器を有する。特定の実施形態では、調整段は直列に接続され、調整段の各々は、スイッチに並列に接続された抵抗器を有し、該スイッチはオフにされ、増幅器に利得を隣接する利得レベルに設定させる。特定の実施形態では、複数の利得レベルのうちの隣接する各々間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい。 （もっと読む）

【課題】２つの出力信号間のタイミングのずれを低減すること。
【解決手段】入力信号ＩＮ，ＸＩＮはトランジスタＭ１，Ｍ２のゲートに供給される。トランジスタＭ１のドレインはトランジスタＭ３のドレインとトランジスタＭ４のゲートに接続され、トランジスタＭ２のドレインはトランジスタＭ３のゲートとトランジスタＭ４のドレインに接続される。また、トランジスタＭ１，Ｍ２のドレインは差動対のトランジスタＭ１１，Ｍ１２のゲートに接続される。トランジスタＭ３，Ｍ４のソースには、ゲートにバイアス電圧ＶＢが供給されるトランジスタＭ５が接続される。トランジスタＭ１１，Ｍ１２のソースには、ゲートにバイアス電圧ＶＢが供給されるトランジスタＭ１３が接続される。 （もっと読む）

【課題】初期動作を安定させるスタートアップ回路を備え、消費電力を低減すると共に、回路規模の増加を抑制した全差動増幅器を提供する。
【解決手段】図１に示す全差動増幅器は、入力信号を受け付ける差動対を含み、差動信号を出力する差動増幅器と、差動信号を増幅し、差動出力信号から出力コモンモード電圧を生成する出力コモンモード電圧生成回路と、出力コモンモード電圧と所定の基準電圧を比較することでコモンモードフィードバック信号を生成し、コモンモードフィードバック信号を差動増幅器にフィードバックすることで、出力コモンモード電圧と基準電圧を実質的に一致させるコモンモードフィードバック回路と、入力信号に基づいて、差動信号を略電源電圧にプルアップ又は略接地電圧にプルダウンするスタートアップ回路と、を備える。 （もっと読む）

【課題】差動入力信号を入力し１対の差動出力信号を出力する際、差動出力信号間の回路誤差を低減する。
【解決手段】電力分配回路１０はトランス２Ａ、２Ｂ及び加算回路３を含む構成である。トランス２Ａの出力信号は、正相信号（Ｖｏｕｔ２Ａｐ）の位相θ１＋９０°、逆相信号（Ｖｏｕｔ２Ａｎ）の位相θ１−９０°の差動信号として出力される。トランス２Ｂの出力信号は、正相信号（Ｖｏｕｔ２Ｂｐ）の位相θ２＋９０°、逆相信号（Ｖｏｕｔ２Ｂｎ）の位相θ２−９０°の差動信号として出力される。加算回路３は、トランス２Ａ，２Ｂからの２対の差動信号を、正相信号及び逆相信号毎にベクトル加算し、１対の差動出力信号に合成する。差動出力信号は、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ１−θ２）が補正された信号として得られる。 （もっと読む）

【課題】同相入力電流成分に対する耐性を大きくする。
【解決手段】差動トランスインピーダンス増幅器は、入力信号合成回路１２で得られた、入力端子ＩＴ，ＩＣのそれぞれの信号を合成した同相入力電圧と、出力信号合成回路１５で得られた、出力端子ＯＴ，ＯＣのそれぞれの信号を合成した参照電圧との差電圧に応じた制御信号を制御用増幅器１３で生成し、可変電流源ＩＳ１，ＩＳ２で、この制御信号に応じた量の電流を入力電流信号から引き抜く。入力信号合成回路１２は、抵抗Ｒ３１〜Ｒ３３と、容量Ｃ３１とから構成される。出力信号合成回路１５は、抵抗Ｒ４１〜Ｒ４３と、容量Ｃ４１とから構成される。 （もっと読む）

【課題】完全差動型オペアンプの動作の安定度を向上し、高速動作を可能にする。
【解決手段】差動増幅部は、第１ステージの第１の差動増幅回路と、第２ステージの第２の差動増幅回路２から構成される。位相補償回路５は、第２の差動増幅回路２の差動入力端子と差動出力端子との間に接続されている。第１のＣＭＦＢ回路３は、第１ステージの差動増幅回路１の差動出力電圧ＶＰ，ＶＮの第１の同相電圧ＶＣ１が第１の基準電圧になるように、第１の差動増幅回路１をフィードバック制御する。第２のＣＭＦＢ回路４は、第２の差動増幅回路２の差動出力電圧ＶＯＵＴＰ，ＶＯＵＴＮの第２の同相電圧ＶＣ２が第２の基準電圧になるように、第２の差動増幅回路２をフィードバック制御する。 （もっと読む）

【課題】効果的に雑音レベルを低減した半導体集積回路を提供する。
【解決手段】差動入力トランジスタであるＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２は、雑音レベルを低減するために薄いゲート酸化膜を有している。これらのＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２を過電圧から保護する保護回路は、Ｐチャネル型ＭＯＳトランジスタＭ３，Ｍ４を含んで構成されている。Ｐチャネル型ＭＯＳトランジスタＭ３はＰチャネル型ＭＯＳトランジスタＭ１を過電圧から保護する第１の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ１のドレイン側に直列に接続されている。Ｐチャネル型ＭＯＳトランジスタＭ４は、Ｐチャネル型ＭＯＳトランジスタＭ２を過電圧から保護する第２の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ２のドレイン側に直列に接続されている。 （もっと読む）

【課題】シングルエンド−差動変換器を備えた半導体装置において、理想的な出力差動電流特性が得られる周波数の上限を向上させる。
【解決手段】入力電圧Ｖinを、パッケージ３の外部電極ＰＩＮ１に入力し、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ１、チップ２の入力端子ＰＡＤ１、シングルエンド−差動変換器１の入力端子Ｔin１を介してゲート接地のＭＯＳトランジスタＭ１のソースに伝達する。また、外部電極ＰＩＮ１、ボンディングワイヤＷｉｒｅ２、チップ２の入力端子ＰＡＤ２、シングルエンド−差動変換器１の入力端子Ｔin２を介してソース接地のＭＯＳトランジスタＭ２のゲートに伝達する。 （もっと読む）

【課題】雑音特性を改善したソースフォロア回路を提供すること。
【解決手段】このソースフォロア回路は、電界効果型トランジスタ（Ｍ１，Ｍ２）によって構成されるソースフォロア回路部と、電界効果型トランジスタ（Ｍ３，Ｍ４，Ｍ５）によって構成されるカレントミラー回路部と、を備える。電界効果型トランジスタ（Ｍ４，Ｍ５）のゲートにクロスカップルに容量（Ｃ１，Ｃ２）を接続することにより、カレントミラー回路部をアンプとして機能させる。 （もっと読む）

【課題】 入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことができる電子回路及び光受光回路を提供する。
【解決手段】 本発明の電子回路３０は、相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプ１０と、出力を入力し、出力が差動トランスインピーダンスアンプ１０の入力に接続される差動回路１８であって、差動回路１８の電流源Ｉｓ５が入力電流の平均値Ｉ２に基づいて制御される差動回路１８と、を備えることを特徴とする。 （もっと読む）

【課題】基本波周波数のゲイン変化を生じさせることなく、２次高調波のみを抑圧および低減した回路面積の小さい差動増幅回路の実現。
【解決手段】差動対をなし、差動信号S,ZSが入力される２個のＭＯＳトランジスタTr1,Tr2と、２個のＭＯＳトランジスタTr1,Tr2のドレイン間に直列に接続された２個の容量素子C1,C2と、２個の容量素子C1,C2の接続ノードとバイアス電源端子GND間に接続されたインダクタンス素子L1と、を有する差動増幅回路。 （もっと読む）

【課題】チップ面積を小さくする。
【解決手段】一端がグランド端子１４に接続される定電流源１３と、ソースが共通に定電流源１３の他端に接続され、ゲートが入力端子Ａ、Ｂにそれぞれ接続される第１および第２の差動対（Ｑ１１、Ｑ１２およびＱ１３、Ｑ１４に相当）と、第１の差動対のそれぞれのドレインにそれぞれのソースを接続するｎＭＯＳトランジスタＱ１５、Ｑ１６と、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのドレインを出力端子Ｃ、Ｄとし、出力端子Ｃ、Ｄと電源端子１１との間に接続される負荷部（図１のＱ１７、Ｑ１８に相当）と、を備え、第１の差動対のそれぞれのドレインを第２の差動対の逆相となるそれぞれのドレインに接続し、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのゲートは、ｎＭＯＳトランジスタＱ１５、Ｑ１６のドレインにそれぞれ接続する。 （もっと読む）

【課題】オフセット調整差動増幅回路において、オフセット調整値を温度に対して安定して維持することを提供する。
【解決手段】オフセット調整差動増幅回路は、差動対を構成する第１、第２のＭＯＳトランジスタＭ１、Ｍ２と、第１のＭＯＳトランジスタＭ１のソースに一端が接続される第１の抵抗Ｒ１と、第２のＭＯＳトランジスタＭ２のソースに一端が接続され、第１の抵抗Ｒ１の他端に他端が接続される第２の抵抗Ｒ２と、第１、第２の抵抗Ｒ１、Ｒ２の接続点と第１の電源端子との間に接続され、差動対の動作電流を供給する電流源Ｍ６と、第１のＭＯＳトランジスタＭ１のソースにソースが接続され、第２の電源端子にドレインが接続され、ゲートにオフセット調整電圧ＶＴが与えられ、第１の抵抗Ｒ１の両端に生じる電圧を調節するオフセット調整電流Ｉ７をオフセット調整電圧ＶＴに応じて制御する第３のＭＯＳトランジスタＭ７と、を有する。 （もっと読む）

【課題】動作電流を減少させることが可能となり、低消費電力化が可能となる増幅回路の提供。
【解決手段】この発明は、差動対を構成し、互いに逆相の差動入力信号ｖｉｐｘ、ｖｉｎｘが入力されるＭＯＳトランジスＭ１、Ｍ２と、ＭＯＳトランジスタＭ１、Ｍ２のそれぞれの負荷となるＭＯＳトランジスタＭ３、Ｍ４とを備えている。また、ＭＯＳトランジスタＭ３のバルクには、抵抗Ｒ５を介してバイアス電圧が印加されるととともに、キャパシタＣ３を介して反転出力信号ｖｏｎが入力される。さらに、ＭＯＳトランジスタＭ４のバルクには、抵抗Ｒ６を介してバイアス電圧が印加されるととともに、キャパシタＣ４を介して出力信号ｖｏｐが入力される。 （もっと読む）