【課題】スイッチを介して制御データを伝送するときに、その伝送効率およびリアルタイム性を向上させること。
【解決手段】複数のモジュール１と、モジュール１間通信を中継するスイッチ２とを含めて構成されるプログラマブルコントローラ９であって、構成制御部３１は、複数の周期的フローについて、その送信元と、送信先と、周期とが入力されると、送信元および周期の組み合わせが一致する複数の周期的フローと、送信先および周期の組み合わせが一致する複数の周期的フローとをそれぞれ衝突するフロー群として抽出し、衝突するフロー群における送信タイミングについて、互いに異なるタイミングを計算して、切替順序データ３５および送受信順序データ４２に書き出す。 （もっと読む）

【課題】長距離伝送路区間における通信速度がより高速化しても、比較的簡素な構成で安定した通信を実現する。
【解決手段】４０Ｇｂｐｓで通信を行うメディアコンバータ６，８は、光トランシーバ２０、フレーム処理部２２、ＦＥＣ２４〜３０、長距離ＴＲ３２〜３８、及び波長フィルタ４０を備えている。また、これらの間では、電気信号を４本のレーンでパラレル転送する。ＦＥＣ２４〜３０、及び長距離ＴＲ３２〜３８は１０Ｇｂｐｓの通信速度に対応しており、各レーン別に転送された電気信号に対してＦＥＣを生成し、電気信号を光信号に変換する。 （もっと読む）

【課題】後方互換性を確保しつつ、高いデータレートでの信号伝送を可能する。
【解決手段】ソース機器１１０およびシンク機器１２０をＨＤＭＩケーブル２００により接続する。ソース機器１１０は、現行ＨＤＭＩおよび新ＨＤＭＩの双方に対応している。ビデオデータ等のデジタル信号を伝送するための差動信号チャネルは、現行ＨＤＭＩが３チャネルであるのに対して、新ＨＤＭＩでは例えば６チャネルとされる。ソース機器１１０の制御部１１３は、ケーブル２００が新ＨＤＭＩに対応し、かつシンク機器１２０が新ＨＤＭＩに対応している場合、データ送信部１１２を新ＨＤＭＩの動作モードに制御する。一方、制御部１１３は、少なくとも、シンク機器１２０が現行ＨＤＭＩにのみ対応していると判断する場合、あるいはケーブル２００が現行ＨＤＭＩに対応していると判断する場合、データ送信部１１２を現行ＨＤＭＩの動作モードに制御する。 （もっと読む）

【課題】高速伝送を実現するための伝送制御値を効率的に特定すること。
【解決手段】本発明のデータ伝送装置は、高速伝送路を介してデータを伝送するめの伝送制御値における複数の候補値を格納する記憶部と、設定された伝送制御値に基づいて高速伝送路を介してデータを送信する第１のデータ処理回路と、第１のデータ処理回路から高速伝送路を介してデータを受信する第２のデータ処理回路と、記憶部から一の候補値である伝送制御値を取得し、当該取得した伝送制御値を第１のデータ処理回路に設定する設定部と、を備え、第２のデータ処理回路は、第１のデータ処理回路との高速伝送路を介したデータ伝送中にエラーを検出した場合、設定部へ割込み信号を出力し、設定部は、第２のデータ処理回路から割り込み信号を受け取った場合に、記憶部に格納された複数の候補値の中から未取得の伝送制御値を取得し、当該取得した伝送制御値を第１のデータ処理回路に設定する。 （もっと読む）

【課題】デエンファシス機能を有する出力バッファ回路において、デエンファシス設定を行うと、デエンファシス非設定時には発生しなかったＡＣコモンモードノイズの発生や、デエンファシス強度の低下が起きる。
【解決手段】電流補正回路により、デエンファシス機能を実現するための２つのバッファ回路に供給する電流を補正する。この補正回路により、デエンファシス設定時のＡＣコモンモードノイズの発生を抑制し、デエンファシス強度の低下を防止する。 （もっと読む）

【課題】異なる入力方式で入力される信号を入力方式に応じて適切に取り込むことができる、半導体回路及び半導体回路の信号取込方法を提供する。
【解決手段】差動入力方式の場合には、差動入力回路１６は、Ｐ側入力端子１２に入力されたデータ信号及びＮ側入力端子１４に入力されたデータ信号が入力される差動アンプ３０の出力信号ｏｕｔから、ＤＦＦＮ３２がクロック信号の立ち下がりのタイミングでＥＶＥＮデータを取り込む。また、出力信号ｏｕｔから、ＤＦＦ３４がクロック信号の立ち上がりのタイミングでＯＤＤデータを取り込む。シングル入力方式の場合には、シングル入力回路１８は、Ｐ側入力端子１２に入力されたＯＤＤデータを取り込むためのデータ信号からＤＦＦ４４がＯＤＤデータを取り込むと共に、Ｎ側入力端子１４に入力されたＥＶＥＮデータを取り込むためのデータ信号からＤＦＦ４５がＥＶＥＮデータを取り込む。 （もっと読む）

【課題】データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカの誤設定を検出する。
【解決手段】受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。そして、検出されたアライメントマーカの示すレーン番号が複数のラインについて同一であると判定した場合に、レーン番号重複判定回路１３０がアライメントマーカ重複を示す信号を出力する。 （もっと読む）

【課題】 制御情報の種類や制御情報量の増加に伴い、データ転送の高速化を実現する。
【解決手段】 クロック信号に基づいて、複数ビットで構成される第１情報と前記複数ビットより少ないビット数で構成されている第２情報と少なくとも１ビットのフラグを含むデータ信号を入力する第１シフトレジスタと、トリガ信号に基づいて、第１情報をラッチする第１ラッチ回路と、第１パルス信号に基づいて、第１シフトレジスタから前記第２情報を入力する第２シフトレジスタと、第２パルス信号に基づいて、第２情報をラッチする第２ラッチ回路と、フラグがセットされていれば前記トリガ信号の入力に応じて第１パルス信号を出力し、フラグがセットされていなければ前記トリガ信号の入力に応じて第２パルス信号を出力する制御回路とを備える受信装置。 （もっと読む）

【課題】シリアルデータ信号において、シリアルデータ信号内の直前のビットのデータ値とは異なる各ビットにプレエンファシスを与える回路を提供すること。
【解決手段】シリアルデータ信号において、該シリアルデータ信号内の直前のビットのデータ値とは異なる各ビットにプレエンファシスを与える回路であって、該回路は、各次のビットのデータ値を示す方向に回路要素内に第１の電流を流す第１の回路と、１つのビットが、該１つのビットの直前にあるビットと同一のデータ値を有する条件に応答して、該第１の電流とは反対の方向に該回路要素内において流れるように第２の電流を流す第２の回路と、該回路要素における正味の電流の量および方向に基づいて、シリアルデータ出力信号を生成する第３の回路とを備える、回路。 （もっと読む）

【課題】ＲＧＢフル画素構造とした撮像素子から受け取った画像信号を現行の伝送フォーマットを用いて伝送する。
【解決手段】１サンプルに配置されたＲ，Ｇ，Ｂ画素がそれぞれＲ，Ｇ，Ｂの画像信号を出力する画素配列としたＲＧＢフル画素構造の撮像素子であって、撮像素子から順に所定のサンプル数でライン方向に読出されて入力する画像信号に処理を施す。ＳＡＶ／ＥＡＶ多重部１９−１〜１９−１２は、同一のサンプルに配置されたＢ，Ｒ画素から読出された画像信号を交互にＣｃｈ相当のアクティブ領域に多重してＢ／Ｒｃｈを生成する。合わせて、ライン方向に隣り合うサンプルのＧ画素から読出された画像信号を順にＹｃｈ相当のアクティブ領域に多重してＧｃｈを生成する。そして、８Ｂ／１０Ｂエンコーダ２１は、Ｂ／Ｒｃｈ及びＧｃｈにおけるアクティブ領域並びに補助データ領域を８Ｂ／１０Ｂエンコーディングし、変換したシリアル・デジタルデータを出力する。 （もっと読む）

【課題】高速信号を確実に伝送可能なバッファ回路を提供する。
【解決手段】電流源３１２は、定電流Ｉｃを生成する。第１トランジスタＭ１は、その一端が電流源３１２と接続され、その制御端子に入力信号Ｓ_ＩＮが入力される。反転回路３１４は、入力信号Ｓ_ＩＮを反転および遅延させ、反転入力信号Ｓ_ＩＮ＃を生成する。第２トランジスタＭ２は、その一端が電流源３１２と接続され、その制御端子に反転入力信号Ｓ_ＩＮ＃が入力される。バッファ回路３１０は、第１トランジスタＭ１および第２トランジスタＭ２の、電流源３１２と共通に接続された一端に生ずる信号Ｓ_ＯＵＴを出力する。 （もっと読む）

【課題】出力信号の波形品質を改善する。
【解決手段】制御部(102)は、スイッチング素子(SW1,SW4)がオン状態であるとともにスイッチング素子(SW2,SW3)がオフ状態である第１の出力状態と、スイッチング素子(SW1,SW4)がオフ状態であるとともにスイッチング素子(SW2,SW3)がオン状態である第２の出力状態とを切り替える。また、制御部(102)は、第１の出力状態から第２の出力状態に切り替える場合には、スイッチング素子(SW2,SW3)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW1,SW4)をオン状態からオフ状態に切り替える。さらに、制御部(102)は、第２の出力状態から第１の出力状態に切り替える場合には、スイッチング素子(SW1,SW4)をオフ状態からオン状態に切り替えてから可変遅延時間が経過した後に、スイッチング素子(SW2,SW3)をオン状態からオフ状態に切り替える。 （もっと読む）

【課題】信号の遅延時間を調整することにより、インピーダンス不整合によって発生するディターミニスティックジッタを低減することが可能な電子回路装置を提供することを目的とする。
【解決手段】本発明の代表的な構成は、高速シリアル伝送により伝送路１０６を通じてドライバ１０４からレシーバ１０８へ信号を伝達する電子回路装置１００であって、伝送路１０６上のインピーダンス不整合点の上流側または下流側の近傍に、このインピーダンス不整合点のキャパシタンスとの間で遅延回路を構成するインダクタ１１２、ＬＣ回路１１４またはＬＣＲ回路を備えていることを特徴とする。 （もっと読む）

【課題】伝送路の残留電荷を放電させるための放電抵抗による電力消費を抑制する空調機を提供する。
【解決手段】２つの放電抵抗Ｒ５，Ｒ６の間にアナログスイッチを介挿しておき、伝送路４の２線（Ｐ１，Ｐ２）にＡＭＩ信号を送出する際に、高レベルの信号電圧を出力するときはアナログスイッチＳ１をオフの状態とし、低レベルの信号電圧を出力するときはアナログスイッチＳ１をオンの状態とする放電制御を、ＭＣＵ３０により行う。 （もっと読む）

【課題】変調効率が高い無線通信装置を提供することを課題とする。
【解決手段】無線通信装置は、ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、クロック発生器により生成された２^N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタとを有し、クロック発生器により生成される２^N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス（Ｓ０）、第３のパルス及び第４のパルスを含む全期間送信パルス（Ｓ７）、並びにパルス幅が同じであって位相が異なる２^N−２個の一部期間送信パルス（Ｓ１〜Ｓ６）を含む。 （もっと読む）

高電圧差動信号方式のためのドライバ回路（２００）。この回路は、入力に応答して第１の出力で第１の正の遷移を生成する第１の正のドライバ（２０５Ａ）を含む。この回路は更に、第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素（２１０Ａ）を含む。更に、この回路は、第１の電流要素（２１０Ａ）に結合され、第１の電流要素に起因して、入力及び電流に応答して、第１の正の遷移の速度に類似する速度で、第２の出力で第１の負の遷移を生成する、第１の負のドライバ（２１５Ａ）を含む。
（もっと読む）

【課題】異なるトリガー点における電圧のオフセットの発生を抑止でき、回路のバラツキの影響を防止でき、精度の向上を図れる信号制御装置および信号制御方法を提供する。
【解決手段】入力信号のトリガー点が異なる複数の電圧と可変のバイアス信号とを順次間欠的に比較する比較部１２と、比較部１２の比較結果に応じてバイアス信号、並びに、入力信号を制御するための入力信号制御信号を生成する機能を有する制御部１６と、を有し、制御部１６は、バイアス電圧がトリガー点の異なる複数の電圧より小さいときはバイアス電圧の値を大きくするように制御し、バイアス電圧がトリガー点の異なる複数の電圧より大きいときはバイアス電圧の値を小さくするように制御し、バイアス電圧がトリガー点の異なる複数の電圧の間にあるときは、前のトリガー点の電圧が後のトリガー点の電圧に近づくように入力信号制御信号を生成する。 （もっと読む）

【課題】簡易な構成で、ＰＰＭ信号を確実に再生するために正確にＰＰＭ信号をサンプリングできる信号受信装置を提供する。
【解決手段】パルス位置変調信号のうち検出対象区間から任意のＨパルスの立ち上がりまたは立ち下がりエッジを開始点として設定する第１の設定手段と、前記検出対象区間における複数のＨパルスの間隔に基づいてサンプリング周期を算出する算出手段と、前記検出対象区間について、前記開始点から前記サンプリング周期の倍数を基準点とし、前記基準点からの前記複数のＨパルスの発生位置を検出する検出手段と、前記複数のＨパルスの発生位置についてヒストグラムを生成する生成手段と、前記基準点に前記ヒストグラムでピークとなる値を加えた位置を前記パルス位置変調信号における再生対象信号区間のサンプリング点と決定する決定手段と、前記サンプリング点に基づいて前記再生対象信号区間を再生する再生手段とを有する。 （もっと読む）

【課題】動作用クロックの周波数にかかわらず、所要のビットレートに近いビットレートでシリアル通信を行えるようにする。
【解決手段】半導体装置は、所定の動作用クロックに従って動作するシリアルコミュニケーションインタフェース（１０９）を含む。上記シリアルコミュニケーションインタフェースに、上記動作用クロックをカウントし、それに基づいて、上記単位転送時間を規定するための基本クロックを生成するボーレートジェネレータ（２０２）と、生成された基本クロックに従って送受信制御を行うための送受信コントローラ（２０１）とを設ける。さらに上記シリアルコミュニケーションインタフェースに、上記動作用クロックの上記ボーレートジェネレータへの供給を部分的にマスクすることで所望のビットレートを実現可能なビットレートモジュレータ（２０３）を設けることで、所要のビットレートに近いビットレートでのシリアル通信を実現する。 （もっと読む）

【課題】環境温度が急に変化した場合等にも伝送エラーが発生しないプリント回路板を提供する。
【解決手段】プリント回路板１のプリント配線板を、伝送路２０の近傍に、キャパシタンス測定用の測定パターン２５が形成されているものとすると共に、プリント回路板１のプリント配線板上に、測定パターン２５によるキャパシタンスの測定結果に基づき、良好な信号伝送が行えるように、送信回路２１及び／又は受信回路２２の送信タイミング、受信タイミング等を制御する監視回路１０を搭載する。 （もっと読む）