説明

Fターム[5K029GG00]の内容

直流方式デジタル伝送 (8,390) | 送信部 (677)

Fターム[5K029GG00]の下位に属するFターム

Fターム[5K029GG00]に分類される特許

1 - 4 / 4


【課題】システムLSI1から外部メモリ2へのデータ伝送時に、システムLSI1に設けた波形整形回路4により伝送データや制御信号の変化部の波形を急峻に整形し、制御信号の振幅変動やジッター等の非対称歪の発生を抑えたデータ伝送装置を提供する。
【解決手段】システムLSI1と、伝送路6を通してLSI1に接続された外部メモリ2を備え、LSI1のデータ処理時に外部メモリ2との間でデータ伝送を行なうデータ伝送装置であって、LSI1に配置した波形整形回路4により、LSI1からデジタル信号が出力される際に信号波形の歪を監視し、信号波形に歪が発生する可能性があれば、伝送路6に供給される信号電流値を調整することによりその信号波形に発生する歪を除去する。 (もっと読む)


【課題】送信データ内容によらずデータ転送レートを一定に保ち、かつ同時スイッチング出力本数を低減することのできる技術を提供する。
【解決手段】送信データ制御部10は、Nビットの送信データをM(但し、2≦M)回に分けて送信する。つまり、NビットデータのうちのN/Mビットを有効データとし、残りのN-N/Mビットを無効データして、NビットデータをM回送信することで、Nビットの有効データを送信する。この際、無効データ(N-N/Mビット)は、直前に送信したNビットデータの状態をそのまま保持する。一方、受信データ制御部20では、M回に分けて送信された最後のNビットデータをNビットの送信データとして受信する。 (もっと読む)


【課題】通常動作モードに影響することなく、簡単な構成で振幅マージンテストのモードを搭載することを可能とする回路の提供。
【解決手段】データ信号を入力し出力端子から出力するデータ用の第1の出力バッファ11と、出力端子に出力端が接続された第2の出力バッファ12と、デエンファシス設定とデエンファシス非設定を指示する制御信号ENABLEを入力し、制御信号がデエンファシス非設定を示す時には、第2の出力バッファ12を非活性状態とし、前記制御信号ENABLEがデエンファシス設定を示す時には、第2の出力バッファの入力端に、前記データ信号19を遅延回路15で遅延させたエンファシスデータを入力してデエンファシス用のバッファとして動作させ、テスト制御信号TESTが振幅マージンテストを示すとき、データ信号19を選択して第2の出力バッファの入力端に供給するように切替制御する選択回路14と、を備えている。 (もっと読む)


【課題】プリディストーション歪補償を行うためのフィードバック信号の遅延時間検出を、経年変化等による大きな遅延時間変化が生じたときでも、オンライン状態のままで効率よく行えるようにする。
【解決手段】粗遅延検出部102による1サンプル単位での粗遅延検出と、微遅延生成器104、遅延器105、106、相関器107、108、加算器109及び遅延検出制御部103による微遅延検出をともにオンラインで行えるようにし、常時は微遅延検出とその検出値による微遅延補正のみを繰り返し実行し、微遅延検出ができないときだけ粗遅延検出を行って粗遅延補正の更新を行う。こうして、大きな遅延時間変化のため粗遅延検出が必要となったとき、粗遅延検出精度は微遅延検出のそれよりも低いので少ない処理時間で検出、補正の更新がオンラインで可能になる。 (もっと読む)


1 - 4 / 4