説明

Fターム[5K029JJ08]の内容

直流方式デジタル伝送 (8,390) | 伝送路との接続部 (350) | 整合;反射波抑圧 (222)

Fターム[5K029JJ08]に分類される特許

101 - 120 / 222


【課題】伝送線路間のインピーダンス不整合を検出する。
【解決手段】メモリモジュール104とMCH102とを相互に接続する伝送線路301,302と、伝送線路301のインピーダンスを記憶するBIOS108と、伝送線路302のインピーダンスを記憶するSPDチップ220とを備え、CPU101は、BIOS108に記憶されたインピーダンスとSPDチップ220に記憶されたインピーダンスとの整合情報をMCH102に出力する。MCH102は、これに応じてDRAM200へのモードレジスタセットを実行し、DRAM200のODTインピーダンスを変化させる。 (もっと読む)


【課題】 DDR3半導体メモリ装置から導入されるダイナミックターミネーション動作の開始及び終了を制御することのできるオンダイターミネーションの制御回路およびその制御方法を提供すること。
【解決手段】ターミネーション制御回路は、外部クロックをカウントして第1コードを出力し、内部クロックをカウントして第2コードを出力するカウンタ部、および書込み命令に応答して前記第1コードと前記第2コードとを比較して、ダイナミックターミネーション動作をイネーブルさせ、かつ前記ダイナミックターミネーション動作のイネーブル時点からバースト長によって定められる一定クロックの後にダイナミックターミネーション動作をディセーブルさせるダイナミック制御部120を備える。 (もっと読む)


【課題】故障した通信装置の特定ができ、さらに該通信装置が送信する異常波形が他の通信装置に及ぼす影響を低減し、該故障した通信装置をネットワークから切り離すこと。
【解決手段】両端に終端抵抗が接続される2線式の通信線を介して互いに通信を行う通信システムにおける通信装置に、終端抵抗が、第1の抵抗と、該第1の抵抗に直列に接続された第2の抵抗により構成される場合に、第1及び第2の抵抗と、第1の抵抗と前記第2の抵抗との間に接続され、他端が接地されたコンデンサとにより構成された終端回路と、通信システムにおける通信エラーを計測する通信エラー計測手段とを備える。終端回路は、通信エラー計測手段により計測された通信エラーが通信システムの機能を満足するために必要とされる所定の閾値以上である場合に、コンデンサの容量を変更する。 (もっと読む)


【課題】ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供する。
【解決手段】入力されたデータを振幅制御して出力するデータ出力部1と、第1及び第2の振幅制御信号に基づいて伝送路に電流を重畳出力して伝送信号の振幅を制御する電流駆動部2と、第1及び第2の振幅制御信号に基づいて電流駆動部2との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部3と、を備えて構成されている。 (もっと読む)


【課題】半導体装置内のドライバ部(データ伝送路を駆動するドライバ部)において、線形なI−V特性をもつドライバ部を提供する。
【解決手段】本発明の半導体装置では、ドライバ2のプルアップ側において、抵抗素子が直列に挿入されたPchトランジスタP1、P2、P3を用意し、Pchトランジスタ側のON抵抗と抵抗素子の抵抗値とを選択可能に構成する。また、ドライバ2のプルダウン側においても、抵抗素子が直列に挿入されたNchトランジスタN1、N2、N3を用意し、Nchトランジスタ側のON抵抗と抵抗素子の抵抗値とを選択可能に構成する。そして、これらを任意に組み合わせる事で、線形なI−V特性をもつドライバ2を実現する。 (もっと読む)


【課題】
装置稼動中における高速伝送路の信号品質劣化を精度の良く予兆し、障害発生を回避する。
【解決手段】
装置稼動中の温度変化によるバッファのインピーダンス変動に追随して、最適なインピーダンス調整値を出力する調整値制御論理の出力調整値と、既に設定されているインピーダンス調整値を照合し、その照合結果を予兆報告として利用して、関係するバッファが含まれる線路の使用を制御することで、当該線路の障害発生を回避する。 (もっと読む)


【課題】付加的な部品を用いることなく、差動信号の伝送における波形劣化を改善することができる波形等化回路を提供する。
【解決手段】
差動信号を出力する送信器10には、第1の差動伝送線路11が接続され、第1の差動伝送線路11には基板21上に設けられた第2の差動伝送線路22A,22Bが接続され、その終端には終端抵抗24が接続されている。第2の差動伝送線路22A,22Bの下側には、同一形状の第3の差動伝送線路23A,23Bが所定の距離をおいて重なるように設けられ、その終端には終端抵抗25及び受信器30が接続されている。第2,第3の差動伝送線路22A,22B,23A,23Bは、その形状により第1の差動伝送線路11の減衰特性を補償する特性を持たせることにより、周波数特性が平坦になる。 (もっと読む)


【課題】伝送線路が規格を満たさない場合においても、伝送波形の規格を満足させることが可能なインタフェース回路及び送受信システムを提供する。
【解決手段】フレキシブル配線板のように、インピーダンスの大きな伝送線路がある場合、制御部14は信号送信時に、終端抵抗を信号受信時よりも大きくなるようにする(たとえば、抵抗R1<R2の場合、抵抗R2を選択する)。これにより、初期電圧が大きくなり、伝送波形の規格を満たすことが可能になる。 (もっと読む)


【課題】消費電流を削減することができ、回路設計が簡単な信号伝送回路を実現することができる。
【解決手段】差動送信回路ブロック110は、アイドル状態のときに所定の論理信号に固定された差動出力信号を差動受信回路ブロックに出力すると共に、終端抵抗118aと118bを信号伝送路から切り離す。差動受信回路ブロック130において、差動比較回路131は、差動送信回路ブロック110からの差動出力信号の符号により決まる論理を出力し、動作状態検出回路136は、差動比較回路131が所定の論理を連続して出力する時間が所定時間に達したことを検出することによりアイドル状態の検出を行い、アイドル状態を検出した際に、終端抵抗134aと134bを受信側の信号伝送回路から切り離すようにスイッチ132aと132bを制御する。 (もっと読む)


【課題】各種パターンの整合回路を送信側回路の集積回路内部に実装することにより、送信側回路基板の面積を小さくすると共に、接続先のケーブルの特性インピーダンスが不明な場合でも、適切な整合回路が接続されるようにしたインピーダンス整合システムを提供する。
【解決手段】送信側回路から出力された信号を、FFCを介して接続された受信側回路で受信する場合に、送信側回路とFFCとの間のインピーダンス整合を図る。整合回路部は、送信側回路を構成する集積回路内部に実装されており、送信側回路の出力インピーダンスとFFCの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、送信側回路とFFCとの間のインピーダンス整合を取る。これにより、送信側回路の出力信号の品質が向上し、受信側回路では、精度の高い処理を行うことができる。 (もっと読む)


【課題】複数の出力バッファ回路を備える際に、チップレイアウトサイズ、消費電力、LSIのピン数の増加を低減する。
【解決手段】電圧発生回路A3は、出力バッファ回路B1〜B3のそれぞれに対応する基準電圧を発生する。比較回路CP1は、基準電圧とダミーバッファ回路A2の出力電圧とを比較する。カウンタH2は、比較回路CP1における比較結果が一致するまでクロック信号CLKをカウントする。ダミーバッファ回路A2は、カウンタH2のカウント値に基づいて出力バッファ回路B1〜B3のそれぞれに対応する出力インピーダンスを調整する。調整値保持部E11〜E14は、それぞれに対応する基準電圧を元に得られる比較回路CP1の比較結果の一致時におけるカウント値を保持する。出力バッファ回路B1〜B3は、それぞれ保持されたカウント値に基づいてそれぞれ出力インピーダンスを調整する。 (もっと読む)


【課題】外部抵抗を用いずに、伝送路のインピーダンスによる信号品質の劣化を最小限に抑えるようにする。
【解決手段】2つの差動入力端子を有し、2つの差動入力端子間に与えられたアナログ差動電圧信号に応じたロジック信号を出力する差動レシーバ部140を設ける。また、2つの差動入力端子間にトランジスタで形成され、LVDSレシーバの外部からオンオフ制御可能な複数個のスイッチを含んだスイッチ部150を設ける。そして、差動レシーバ部140の2つの差動入力端子には、アナログ差動電流信号がスイッチ部150の各スイッチのオン抵抗により電流−電圧変換されたアナログ差動電圧信号を与える。 (もっと読む)


【課題】固定クロックレートのシリアルデジタル信号の伝送時の波形周期の乱れを、ローコスト且つフレキシブルな集積化が可能なデバイスを用いて補正し、しかも伝送レート幅が広い場合にも容易に補正する。
【解決手段】シリアルデジタル信号のクロックレートよりも高速なクロックを生成するクロック生成手段6と、入力されたシリアルデジタル信号が書き込まれ、書き込まれたシリアルデジタル信号が、クロック生成手段6で生成されたクロックを読出しクロックとして読み出される記憶手段1と、記憶手段1の読出しアドレスを制御することにより、記憶手段1から読み出されるシリアルデジタル信号の波形周期を増減制御する周期制御手段5とを備える。 (もっと読む)


【課題】ノイズによる悪影響を回避し、ノイズ耐性が高く良好なアイパターンを伝送できるようにした差動伝送回路を提供する。
【解決手段】送信回路10の送端トランジスタQ11,Q12のエミッタと、受信回路20の終端抵抗R21,R22の片端が接続された入力バッファ21の2個の入力端子との間に、2本の線路31,32で構成される差動伝送線路30を接続して構成した差動伝送回路において、終端抵抗R21,R22の各他端を、共通に、電流源I21を介して電圧端子VG22に接続すると共に、抵抗R23とキャパシタC21の直列回路を介して電圧端子VG23に接続した。 (もっと読む)


【課題】ケーブル長が5m以上あるような規格外の使用状況ではあっても、USBデバイス機器のディスコネクトを検出する。
【解決手段】本発明を適用したUSBホスト機器では、ケーブル長が5m以上とされた規格外の使用状況であっても、USBデバイス機器のディスコネクトを検出できるようになされている。具体的には、ディスコネクト検出区間において、任意のタイミングだけ合成波形の波高値を確認するのではなく、ディスコネクト検出区間において常に合成波形の波高値を確認に、一瞬でも所定の閾値を越えたならば、ディスコネクトが発生したと判定する。本発明は、USBホスト機器に適用することができる。 (もっと読む)


【課題】同期型の高速パルス信号を1本の伝送路を介して送受信する高速信号伝送システムにおいて、伝送路の途中に存在するインピーダンス不連続部に起因する信号波形品質の低下を抑制する。
【解決手段】送信側半導体装置112を搭載した送信側基板11と受信側半導体装置122を搭載した受信側基板12との間で1本の伝送路13を介して同期型の高速パルス信号を送受信する信号伝送システムにおいて、送信側基板11は、コネクタ113が搭載されており、かつ、送信側半導体装置112からコネクタ113までの伝送路にPCB配線114が形成されている。このPCB配線の配線長は、PCB配線上を伝搬する信号の往復伝送時間がパルス信号の切替周期の1/4または1/4+n/2(nは正の整数)の長さになるように設定されている。 (もっと読む)


【課題】スルーホールでの減衰に対する最適なエンファシスの付与等を図る。
【解決手段】受信回路16の終端を解除した状態で、送信回路12からステップ信号を信号伝送路14を介して受信回路16へ送信する。その反射信号の信号レベルと第1の参照電圧源18dの第1の参照電圧Vref1とを比較する。反射信号の信号レベルが第1の参照電圧Vref1未満の容量性反射区間内の比較結果に基づいて該容量性反射区間内の区間検出信号を反射波検出回路18eから出力する。 (もっと読む)


【課題】精度の高い終端回路を備える受信回路を提供する。
【解決手段】受信回路1aは、差動信号SDを受信する回路であって、差動信号SDの正相信号SPを受ける第1の端子2及び逆相信号SNを受ける第2の端子3と、第1の端子2と第2の端子3との間に直列に接続された抵抗11a及び11bと、一方の電流端子が第1の端子2に接続され、他方の電流端子が電源電位線Vccに接続されたトランジスタ12aと、一方の電流端子が第2の端子3に接続され、他方の電流端子が電源電位線Vccに接続されたトランジスタ12bと、接地電位線GNDと抵抗11a及び11bの相互接続点Aとの間に接続された定電流源13と、トランジスタ12a及び12bの各制御端子に、相互接続点Aの電位Vmonが所定電位に近づくような制御電圧Vgを提供する制御電圧生成部14とを備える。 (もっと読む)


【課題】簡易な構成で且つ基準電位(グランドや電源)から伝送路へのノイズの流入を阻止する終端回路を提供する。
【解決手段】終端回路17は、伝送路3を構成する一対の信号線31,32の間に直列接続され同じ抵抗値を有する一対の抵抗素子R1,R2と、抵抗素子R1,R2の相互接続点である中性点に接続された抵抗素子R3,容量素子Cと、その抵抗素子R3,容量素子Cからなる回路をグランドGに接続するダイオードDとからなる。抵抗素子R3と容量素子Cとは直列接続され、抵抗素子R3側の端部が中性点に、容量素子C側の端部がダイオードDに接続されている。ダイオードDは、中性点(即ち、伝送路3側)からグランドG側に向けて電流を流すことができるように、アノードが容量素子Cに、カソードがグランドGに接続されている。 (もっと読む)


【課題】半導体装置と外部抵抗の間の線路に存在する寄生抵抗分を特別の回路を設けることなく補正することのできるインピーダンス調整回路およびインピーダンス調整方法を得ること。
【解決手段】LSIケース201の外部には、ケースピンを介してインピーダンス設定用のクランプ抵抗208と、これと電位を比較するための第1および第2の参照電圧生成抵抗221、222が接続されている。第1および第2の参照電圧生成抵抗221、222の間には、LSI202内の折り返し線225を経由する形で他の線路と同一幅の2本ずつの線路の寄生抵抗分からなる抵抗回路224が設けられており、調整に悪影響となる他の線路の寄生抵抗分をキャンセルする。このため、コンパレータ211の比較結果を使用して制御回路205はインピーダンス調整用出力バッファ203を高精度に調整可能である。 (もっと読む)


101 - 120 / 222