説明

Fターム[5K047GG01]の内容

デジタル伝送方式における同期 (12,489) | 網同期;クロック、ビット同期 (2,470) | クロックの伝送 (1,938)

Fターム[5K047GG01]の下位に属するFターム

Fターム[5K047GG01]に分類される特許

1 - 20 / 40


【課題】1000BASE−Tおいて、同期イーサネット網にある時だけ、PHYのMASTER/SLAVE関係をクロック配信の主従関係に合わせること。その際、必要以上にリンク断を発生しないこと。
【解決手段】装置の起動時に1000BASE−TポートのPHYをmultiport deviceに設定し、ESMCを受信してからクロック配信の主従関係に合う様にPHYに設定を行なう。既に適合している場合は変更せずに状態を維持する。 (もっと読む)


【課題】ピュアアロハの低消費電力特性と、スロッテドアロハの高い周波数利用効率とを備えたネットワークシステムが求められている。
【解決手段】起動時は、従来のピュアアロハと同様に通信を行うが、各端末局は中央局からの受信確認信号を時計信号として用い、これに同期するようにパケット送信を行うことで、擬似的にスロッテドアロハとする。中央局の受信確認信号は、周期的なクロックパルスに同期して送信し、端末局は受信した受信確認信号に同期したクロック信号を生成し、当初の非同期状態から同期状態でパケット送信を行う形態に移行する。端末局の受信部は、パケットの送信後の所定の期間だけ動作状態にする。また、端末局の受信部は、動作状態期間を変化させて、受信確認信号を探索し、受信確認信号を受信できるように上記期間を維持することで、受信した受信確認信号に同期したクロック信号を生成する。 (もっと読む)


【課題】データ及びデータストローブ信号の伝達経路に差異が発生しても、受信装置が安定的にデータストローブ信号に同期してデータを受信する半導体装置及びシステムを提供すること。
【解決手段】システムは、出力イネーブル信号に応じて第1のデータストローブ信号及び第2のデータストローブ信号を生成するデータストローブ信号生成部と、前記第1のデータストローブ信号に同期してデータを送信するデータ出力部とを備えるデータ送信装置と、前記第2のデータストローブに同期して、前記データを受信するデータ受信装置とを備えることを特徴とする。 (もっと読む)


【課題】複数の異なる同期通信網11内にある同期系装置12どうしが、非同期通信網13を介して、互いに同期通信を行うことができる通信システム10を提供する。
【解決手段】本発明の通信システム10は、マスタ通信装置20において、クロック供給装置14から供給された基準クロックに基づいてマスタクロックを生成し、生成したマスタクロックに関する情報を含む同期情報フレーム40を、非同期通信網13を介して複数のマスタ通信装置20へ送信し、それぞれのマスタ通信装置20は、受信した同期情報フレーム40に基づいてマスタクロックを再生する。 (もっと読む)


【課題】 マスタ装置に対し、接続されるスレーブ装置の装置数が増えた場合においては、スレーブ装置の情報をマスタ装置がリアルタイムに入手できなくなってしまう場合があり改善の余地があった。
【解決手段】 マスタ装置とスレーブ装置を組み合わせて1つのシステムとして考えた場合、システムの状況に応じて、マスタ装置が各スレーブ装置に対し、リアルタイムで取得する情報を、指定することにより、リアルタイムでスレーブ装置の情報をマスタ装置が取得することが可能となる。この時スレーブ装置からステータス信号を受信するのと並行して(ステータス信号を受信するためのクロック信号に同期して)、リアルタイムで取得する情報を、指定することでリアルタイム性を維持できる。 (もっと読む)


【課題】基準タイミングが示された信号を送信しない場合であっても、簡易にタイミング同期を確立する技術を提供する。
【解決手段】クロックカウンタ40は、第1値から第2値までの範囲においてカウンタ値を順次増加させるとともに、カウンタ値が第2値に達した場合、カウンタ値を第1値に戻してカウンタ値の増加を繰り返す。復調部46は、クロックカウンタ40と同一の範囲を有したクロックカウンタが搭載された複数の送信装置のそれぞれから、信号を受信する。抽出部48は、各信号に含まれたカウンタ値であって、かつ当該信号を送信した送信装置に搭載されたクロックカウンタでのカウンタ値を抽出する。導出部50は、抽出したカウンタ値と、クロックカウンタ40でのカウンタ値とをもとに、カウンタ値の補正値を送信装置単位に導出する。通信部42は、補正値によるカウンタ値の補正を各送信装置へ指示する。 (もっと読む)


データパケット網においてクライアント通信ノードN2のクライアントクロックCCをマスタクロックMCと同期するための方法。この方法は、i)マスタクロックMCのタイミング情報を表す第1のデータを時刻配信プロトコルによってソース通信ノードN1からクライアント通信ノードN2へ伝送するステップと、ii)タイミング情報と相互に関連する周波数基準を表す第2のデータを時刻配信プロトコルによって選択された通信ノードN3からクライアント通信ノードN2へ伝送するステップと、iii)クライアント通信ノードN2に伝送された第1のデータおよび第2のデータを識別して、識別された第1のデータおよび第2のデータによって表されるタイミング情報および/または周波数基準によってクライアントクロックCCをマスタクロックMCと同期するステップとを含む。
(もっと読む)


【課題】クロック供給装置において、ルート変更による遅延ばらつきに起因するクロックのジッタを抑圧することができることを目的とする。
【解決手段】IP網から同期フレームパケットを受信してタイミング信号を生成する受信手段と、受信手段で生成したタイミング信号と内部発振手段で生成したクロックとの位相比較を行う位相比較手段と、位相比較結果のカウント値の統計処理を行って得た位相差の変動量の傾向から同期フレームパケットの周波数変化を検出する位相変動検出手段と、位相変動検出手段で同期フレームパケットの周波数変化を検出したときに内部発振手段の発振周波数を制御する発振周波数制御手段とを有する。 (もっと読む)


【課題】デジタル列車無線システムにおいて、同期用アンテナによって受信した基準タイミング信号、または、これに基づいて生成した基準タイミング信号を、長距離の伝送路を介して基地局へ送信する際に、当該伝送路において生じる遅延時間を補正するGPS1PPS信号補正装置を提供すること。
【解決手段】制御回路12は、GPS受信機11から1PPSが出力されると、これに対応するパルスを電気−光変換器13へ出力し、タイマ15により当該パルスが光ファイバケーブル30および光−電気変換器21を経て戻ってくるまでの時間tを計測する。そして制御回路12は、GPS受信機11から次の1PPSが出力されると、これに対応するパルスを出力し、その時点から1−t/2秒が経過したところで、GPS受信機11からさらにその次の1PPSが出力されるのに先立って、その1PPSに対応するパルスを受信機20へ出力する。 (もっと読む)


マルチアンテナMIMOシステムなど、現在のリアルタイム分散型システム内で分散型モジュール間の同期をソフトウェアによって実施することは時間オーバヘッドの大きいものであるという技術的問題を解決するために、本発明は、リアルタイム分散型システムのための同期方法およびデバイスを提案し、分散型モジュールは、他の分散型モジュールと統一された同期開始時間に現在のモジュールが同期して動作できるかどうか判定し、判定結果に基づいて、論理回路内で現在のモジュールの動作指示信号を設定し、他のモジュールによって設定された論理回路内の動作指示信号と共に現在のモジュールの動作指示信号に基づいて、他の分散型モジュールと統一された規則に従って、現在のモジュールが同期して動作すべきかどうか決定する。本発明は、ハードウェア論理回路により小さい演算時間オーバヘッドで分散型モジュール間のリアルタイム同期を実施し、好ましくは、それは、数ビットの論理回路および数個のカスケード型論理ゲートだけを必要とし、構造は、簡潔で効率的であり、実装および拡張が容易である。
(もっと読む)


【課題】ソースクロック信号を必要とせずにソースシンクロナス転送方式と同等以上の並列高速伝送を実現する。
【解決手段】送信側集積回路と受信側集積回路を複数の伝送経路を介して接続する。前記送信側集積回路が、トグル動作の初期化パタンを全ての前記伝送経路に対して同時に送信する。前記受信側集積回路が、前記各伝送経路に対応するデータパス毎に、前記初期化パタンのデータ信号と、基準クロックを分周したクロックである分周クロックと、を比較することにより、位相差を検出する。前記データパス毎に、前記比較結果に基づいて第1の可変遅延回路を調整することにより、それぞれの前記データパスの遅延値を前記位相差に調整するとともに、そのカウンタ値を保持する。調整された前記遅延値に基づいて前記基準クロックを反転したクロックである反転クロックを調整することによりストローブ信号を生成する。 (もっと読む)


【課題】シリアルデータ転送において、1本の制御線でデータ信号及びクロック信号を転送できるシリアルデータ列を生成することにある。
【解決手段】この装置は、画像データ出力回路、クロック出力回路、及び合成部を備える。画像データ出力回路は、画像データ信号及びクロック用信号を含むシリアルデータ信号が入力されるとともに出力制御用の第1制御信号が入力され、第1制御信号によって画像データ信号を選択的に出力する。クロック出力回路は、シリアルデータ信号及び出力制御用の第2制御信号が入力され、第2制御信号によってクロック用信号の出力レベルを画像データ信号の出力レベルより大きいレベルで選択的に出力する。合成部は、画像データ出力回路とクロック出力回路の出力を合成して画像データ信号とクロック信号とを含むシリアルデータ列を生成する。 (もっと読む)


【課題】積層された半導体集積回路間の近距離通信における通信タイミングを調整する回路の規模を縮小し、通信タイミングを高精度に調整可能にする。
【解決手段】積層され相互に無線通信が可能な一対の半導体集積回路を含む半導体装置(3,4)において、前記半導体集積回路(3)は、送信タイミングを規定するクロック信号と共に送信データを無線により送信し且つ無線による送信タイミングが調整可能にされる送信回路(5)と、無線により受信したクロック信号に同期してデータを受信すると共に無線による受信タイミングが調整可能にされる受信回路(6)と、前記送信回路から送信したデータに応答して別の半導体集積回路から返されて前記受信回路で受信したデータの正否に基づき前記送信回路と受信回路のタイミング調整を行う制御回路(11)とを有する。 (もっと読む)


【課題】1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができ、また、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としないようにする。
【解決手段】全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生するとき、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路5,6,7を有し、前記時分割多重された信号を全てのクロック・データ再生回路5,6,7に分配し、該クロック・データ再生回路5,6,7の入力端子部にゲート回路11,12,13を設け、該ゲート回路11,12,13の開閉をビットレート制御信号で制御する。 (もっと読む)


【課題】従属同期方式による網同期のディジタルネットワークにおいて、主局に従属する局(従属局)のクロック精度を向上させると共に、該従属局のリンク数の制限を緩和することである。
【解決手段】主局10Aの主発振器11aが生成した基準クロックaは、伝送路20aを通過する際にΔfの位相変動を生じて従属局Bに伝送される。従属局Bの位相同期発振器15bは、該位相変動した基準クロックa(基準クロックa+Δf)に同期した従属クロックbを生成し、これを伝送路20aを介して主局10Aに伝送する。主局10Aの位相比較器12aは、Δfの位相変動が生じた従属クロックbと自局の主発振器11aが生成した基準クロックaとを比較し、その比較結果を基に位相変動情報aを作成し、それを従属局Bに送信する。 (もっと読む)


【課題】レガシー多重通信装置間の同期通信の実現。
【解決手段】レガシーIP変換器12−1にクロックマスタ、残りのレガシーIP変換装置12−2,3にクロックスレーブを設定。クロックマスタの特定の1チャネルをクロック同期制御のマスタチャネルに設定。クロックマスタレガシーIP変換器12−1はマルチフレームデータをチャネル分散したIPパケットによりIPネットワーク18に送信。クロックスレーブレガシーIP変換器12−2〜6は、受信したIPパケットをチャネル毎の受信バッファに蓄積し、全チャネルを読み出しマルチフレームデータとして同期送信。マスタチャネルの受信バッファに蓄積された受信バッファ量が所定のセンタ値に達した際に可変クロック部を中心周波数に設定して起動、起動後に受信バッファ量がセンタ値に安定するように可変クロック部のクロック周波数を制御して、クロックマスタ側にクロック同期させる。 (もっと読む)


【課題】オーディオデータと、他の、サブコードデータ、訂正結果フラグ、セクタ情報等の付加情報を同時に転送する場合に、別途に通信線を増加する必要がなく、また、付加情報を足した分、転送速度が遅くなってしまうことのないデータ転送システムを提供する。
【解決手段】転送クロックBCLKによりバイフェーズ変調した付加情報ビットを含む極性変調信号MLRCKを生成し、この極性変調信号MLRCKを、極性信号線を用いて転送クロックのタイミングで伝送する構成とした。 (もっと読む)


【課題】クロックパルスの伝送距離を低減することのできる技術を提供する。
【解決手段】アナログクロック生成回路120は、周期的なアナログ波形形状を有するアナログクロック信号を生成する。クロックパルス生成回路150は、アナログクロック信号に応じて、アナログクロック信号の周期の1/Nの周期を有するクロックパルス信号を生成する。クロック同期回路130,140は、クロックパルス生成回路150で生成されたクロックパルス信号に同期して動作する。 (もっと読む)


【課題】 同期化回路の無駄なスイッチング動作を回避し、消費電力を低減する。
【解決手段】 同期化レジスタ20および30には、受信レジスタ10が取り込んだデータの下位8ビットデータRD0〜RD7および上位8ビットデータRD8〜RD15が各々与えられる。クロックゲーティング制御回路40は、同期化レジスタ20の入力データおよび出力データの不一致が発生したときのみ同期化クロックCLK2aを同期化レジスタ20に与え、クロックゲーティング制御回路50は、ビット幅指定信号BT8がLレベルであり、同期化レジスタ30の入力データおよび出力データの不一致が発生したときのみ同期化クロックCLK2bを同期化レジスタ30に与える。 (もっと読む)


【課題】複数の通信装置が通信を行う通信システムを構成する通信装置において、時刻検知を各通信装置において同時に行うこと無く、各通信装置の装置時刻を同期する。
【解決手段】通信システムは、第1の装置時刻を計時する上位時計111と、第1の装置時刻と第1の参照時刻とをほぼ同時に検知する時刻検知部113と、検知された第1の装置時刻と第1の参照時刻とを非クロックマスタへ送信する送信部123とを備えたクロックマスタである通信装置100と、第2の装置時刻を計時する上位時計211と、第1の参照時刻に同期している第2の参照時刻と第2の装置時刻とをほぼ同時に検知する時刻検知部214と、第1の装置時刻と第1の参照時刻とを受信する受信部223と、第2の装置時刻と第2の参照時刻と第1の装置時刻と第1の参照時刻とに基づき上位時計211を調整する調整部214とを備えた非クロックマスタである通信装置200とで構成されている。 (もっと読む)


1 - 20 / 40