説明

Fターム[5L106GG00]の内容

半導体メモリの信頼性技術 (9,959) | 改良手段 (1,147)

Fターム[5L106GG00]の下位に属するFターム

Fターム[5L106GG00]に分類される特許

1 - 2 / 2


【課題】DBI機能を備えたメモリを試験することが可能なメモリ試験装置を実現する。
【解決手段】アドレス発生部からのアドレス信号、データ発生部からのデータ信号及び制御信号発生部からの制御信号をピン出力選択部で選択するメモリ試験装置において、データ発生部とピン出力選択部の間にあり、データ信号のデータと1サイクル前に出力したデータをビット比較すると共にこの比較結果に基づいてデータ信号を反転制御し、出力データ及び反転信号を出力するDBI生成部を有する。 (もっと読む)


【課題】 デバイスピンから取り込んだチップセレクト信号によって内部回路が非アクティブ状態に固定された場合でも、メモリテストを円滑に行うことができる半導体装置を提供する。
【解決手段】 半導体装置は、入力信号に応答し、内部回路をアクティブにする選択信号を出力するチップセレクト回路10と、テスト入力信号に応答し、選択信号によるアクティブ/非アクティブの如何に拘わらず内部回路を強制的にアクティブに切り替えるテストアクティブ信号を出力するテスト回路26とを備えている。 (もっと読む)


1 - 2 / 2