【目的】バスアクセスエラーを処理する方式に関し、ＣＰＵにおけるバスアクセスエラーに対する処理を簡単にするとともに、活線保守可能なバスの延長を容易にすることを目的とする。
【構成】バスアクセスエラーの発生時、すなわちバス２を介するＣＰＵ１から被制御デバイス３に対するアクセスが正常に終了しなかったとき、被制御デバイス３からバスエラー信号をＣＰＵ１に返送することによって、ＣＰＵ１が基本プログラムに基づいて例外処理を実行するシステムにおいて、ＣＰＵ１がバスエラー信号を受信したとき、バスアクセスエラー発生を対応するフラグ４に表示することによって、ユーザプログラム側でバスアクセスエラー発生時の回避処理を実行可能にすることで構成する。 （もっと読む）

プログラマブルロジックに基づいた再構成可能なコンピュータシステムを提供する。アプリケーションを作成するためにシステム設計言語を使用する。アプリケーションは、ソフトウェア要素とプログラマブルロジックリソース要素とに自動的に分割される。システムリソースをスケジューリングおよび配分するために仮想コンピュータオペレーティングシステムが使用される仮想コンピュータオペレーティングシステムは、システム内のプログラマブルロジックリソースの能力を増加させるための仮想ロジックマネージャを含んでいる。 （もっと読む）