【課題】ストレージデバイスにおいて、記憶媒体の記憶容量の低下を抑制しつつ、誤り訂正能力を向上させる。
【解決手段】実施形態に係るストレージデバイス２は、第１の符号器１０と、記憶媒体８と、第２の符号器１２と、無線通信部９とを含む。第１の符号器１０は、書き込みデータの少なくとも一部に対応する第１の情報部と、第１の情報部の訂正に用いられる第１の冗長部とを含む第１の符号語を生成する。記憶媒体８は、第１の符号語を記憶する。第２の符号器１２は、第１の符号語又は第１の情報部に対応する第２の情報部の訂正に用いられる第２の冗長部を生成する。無線通信部９は、第２の冗長部を、外部の記憶装置３へ無線通信する。 （もっと読む）

【課題】復号効率がよい半導体メモリ装置１を提供する
【解決手段】半導体メモリ装置１は、半導体メモリ部３と、ＬＤＰＣ符号化データをサムプロダクトアルゴリズムを用い復号する復号部１８と、を具備し、復号部１８が、検査行列の行毎に、行処理演算と列処理演算とからなるイタレーション処理を繰り返し実行することで事後尤度比を更新するときに、列処理演算において事後尤度比の絶対値が閾値以上の場合、列要素尤度比には事後尤度比をそのまま使用し、事後尤度更新処理において、列要素尤度比の絶対値が前記閾値以上の場合、事後尤度比には列要素尤度比をそのまま使用する。 （もっと読む）

【課題】キャリーレス乗算器の誤動作の検出を可能にする。
【解決手段】ｐビット（ｐは２以上の自然数）のデータユニットがそれぞれｑ個（ｑは自然数）並べられたデータ列である被乗数データ列２と乗数データ列３とのキャリーレス乗算を行う乗算回路が出力する乗算結果データ列４のパリティ値をパリティ予測器１が予測する。下位パリティ予測部１０は、乗算結果データ列４における下位より１番目のデータユニットのパリティ値を、被乗数データ列２と乗数データ列３とにおける、下位より１番目のデータユニットの値及びパリティ値に基づき予測する。上位パリティ予測部２０は、乗算結果データ列４における下位より２ｑ−１番目のデータユニットに続く上位ｐ−１ビットのデータのパリティ値を、被乗数データ列２と乗数データ列３とにおける、下位よりｑ番目のデータユニットの値及びパリティ値に基づき予測する。 （もっと読む）

【課題】ＲＡＳ機能の性能を向上させる。
【解決手段】ＥＣＣ生成回路１１０は、各バイトがｎビットのデータを有するｍバイトの情報部データと、その情報部データの１バイト毎に１ビットずつ設けられた合計ｍビットのパリティビットとを含むデータの情報部データから、情報部データの誤りを訂正する誤り符号を構成するビットのうち、そのパリティビットに一致するビット以外のビットを生成する。エラー検出・訂正部１４０は、上述のデータの排他的論理和を生成して、情報部データの誤りの検出を行い、誤りが検出された場合には、情報部データの誤りの訂正を、上述のデータに含まれるパリティビットと、生成された誤り訂正符号の部分とを用いて行う。 （もっと読む）

【課題】共有されるエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するためのシステム、方法および装置を提供する。
【解決手段】メモリ・システム１００は、ホスト１１０とメモリ・デバイス１２０との間でデータを転送するためにデータ・フレームを使用する。いくつかの場合には、システムは（別個のビット・レーンを介してではなく）データ・フレーム内で一つまたは複数のデータ・マスク・ビットも転送してもよい。システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム（巡回冗長符号すなわちCRCのような）を生成してもよい。いくつかの実施形態では、データ・ビット、データ・マスク・ビットおよびチェックサム・ビットは共通フレームにおいて転送される。 （もっと読む）

【課題】データの冗長化を行わずにデータを書き換えながらデータエラーの検出を行うことである。
【解決手段】情報記憶装置の中の監視対象領域にあるデータの整合性を確認するための第一チェック値を算出する第一チェック値算出手段と、第一チェック値を算出している途中で監視対象領域にあるデータを書き換える場合にその書き換えによる第一チェック値の変化を表す情報を作成する変化情報作成手段と、第一チェック値の算出が完了したときに第一チェック値及び変化情報作成手段により得られる第一チェック値の変化を表す情報から第二チェック値を繰り返し算出する第二チェック値算出手段と、第二チェック値算出手段で得られた第二チェック値とそれ以前に得られた第二チェック値とを比較することによりデータエラーを判定するデータエラー判定手段とを備える。 （もっと読む）

【課題】 プログラムコードの自己診断によって特定のコマンド処理に不具合が発生すること、あるいはプログラムコード自己診断の実行が不十分となることを回避することのできるＩＣカード及びプログラムコードの診断方法を提供する。
【解決手段】 外部からのコマンドを解釈実行し、その結果を応答するＩＣカード（１）において、ＩＣカードで実行されるプログラムを格納するプログラム領域（１０４）と、外部からコマンドを受信する受信部（１３）と、コマンドに対応した処理、及びプログラム領域内のプログラムについてプログラムコードの良否診断処理を実行する制御部（１０１）とを有し、制御部は、プログラムコードの良否診断を、受信部が所定のコマンドを受信する毎の複数回に分割して実行し、分割された良否診断を実行した後で当該所定のコマンドの処理を実行するＩＣカードである。 （もっと読む）

【課題】誤り訂正チャネルを適用していながら、データ読み出しの並列度を向上できるようにする。
【解決手段】実施形態によれば、誤り訂正チャネル決定手段は、論理ブロックを構成する複数の論理ページがページ単位に複数のチャネルを介してメモリに書き込まれる際に、複数のチャネルのそれぞれに誤り訂正チャネルが割り当てられる論理ページの数が均等になるように、ページ単位に誤り訂正チャネルが割り当てられるチャネルを決定する。コマンドリスト生成手段は、誤り訂正チャネルが割り当てられるチャネルの決定に基づいて、複数のチャネルのうちの誤り訂正チャネルを除くチャネル群を介して、対応する論理ページを並列に書き込むためのライトコマンド群のリストを生成する。コマンドリスト投入手段は、ライトコマンド群のリストをメモリインタフェースに投入する。 （もっと読む）

【課題】少ない処理段数でＣＲＣ演算を行うことができるＣＲＣ演算回路を提供することを課題とする。
【解決手段】ＣＲＣ演算回路は、第３のデータのうちの最上位ビットのデータと、第４のデータとの排他的論理和を演算する第１の排他的論理和回路（１４０３）と、第３のデータのうちの最上位ビットのデータと、第１のデータとの論理積を演算する複数の第１の論理積回路（１４０１）と、複数の第１の論理積回路の出力データと、第３のデータのうちの最上位ビット以外のデータとの排他的論理和を演算する複数の第２の排他的論理和回路（１４０２）と、第１の排他的論理和回路の出力データと、第２のデータとの論理積を演算する複数の第２の論理積回路（１４０４）と、複数の第２の排他的論理和回路のうちの一部の出力データと、複数の第２の論理積回路のうちの一部の出力データとの論理和を演算する複数の論理和回路（１４０５）とを有する。 （もっと読む）

【課題】メモリ装置を制御するメモリシステムのコントローラが提供される。
【解決手段】本発明のコントローラはコントローラによって受信された読出しベクトルのエラー位置多項式を演算するキー公式解き方部、演算されたエラー位置多項式及び前記エラー位置多項式の情報の中で少なくとも１つにしたがって受信された読出しベクトルのエラー数を測定する制御部、及び演算されたエラー位置多項式にしたがって受信された読出しベクトルのエラー位置を検索するチェン検索部に構成される。 （もっと読む）