【課題】複数のＨ／Ｗ構築を必要とせずに、高いＣＰＵパワーを有しないコンピュータ上で、ネットワーク構成を模擬し、同期動作するシステムのネットワーク機能を検証するネットワーク機能検証システムを得る。
【解決手段】デュアルコアＣＰＵを搭載したコンピュータ１０１のＨ／Ｗ１０８上でハイパーバイザー１０６が動作し、ハイパーバイザー１０６上で仮想Ｈ／Ｗ１（１１０）と複数の仮想Ｈ／Ｗ２（１１１）が形成され、仮想Ｈ／Ｗ１（１１０）上には被検証ＯＳ・ＡＰＬ１０２が動作し、各仮想Ｈ／Ｗ２（１１１）上には、模擬される各ノードであるＯＳ・ＡＰＬ１０７が動作してネットワーク構成を模擬し、被検証ＯＳ・ＡＰＬ１０２が、ＯＳ・ＡＰＬ１０７と通信を行って、ネットワーク機能を検証するようにした。 （もっと読む）

【課題】トレース対象の命令の実行が同時に生じた場合に、正確な命令発生タイミングを把握すること
【解決手段】タイミング情報生成回路１３１は、第１ＣＰＵコア１１１、第２ＣＰＵコア１２１の各々からのトレースデータの出力と同期して出力されるプロセッサ１（２）出力イネーブル信号に基づき、トレースデータの出力タイミングが同一であるか否かを示すタイミング情報を出力する。トレースメッセージ生成回路１３２は、各トレースデータと、各トレースデータ取得時のタイムスタンプと、タイミング情報と、を対応付けたトレースメッセージを生成する。トレースメモリ書き込み制御回路１４４は、トレースメッセージ生成回路１３２が生成したトレースメッセージをトレースメモリ１５０に書き込む。 （もっと読む）

【課題】ハードウェアとソフトウェアの協調動作のデバッグを効率的に行うこと。
【解決手段】シミュレーション装置１００は、ソフトウェア１０１の実行中に、ハードウェアモデル１０２にアクセスする特定の関数が実行される場合、論理シミュレータ１０３側となるＣ−ＳＶインターフェース１０４にて特定の関数の関数名を取得する。次に、Ｃ−ＳＶインターフェース１０４は、関数名を記憶領域に格納する。また、論理シミュレータ１０３も、ハードウェアモデル１０２のシミュレーションの結果を記憶領域に格納する。波形ビューワ１１１は、記憶領域に格納されたシミュレーションの結果と関数名とを、時系列で対応付けて表示する。 （もっと読む）

【課題】プログラムの品質を判断すること。
【解決手段】品質判定の対象プログラムがインストールされている１以上の第１のコンピュータで対象プログラムの実行を監視することにより収集された品質データであって対象プログラムの品質を判定するための品質データが記憶されている記憶装置から品質データを取得する取得処理（Ｓ２０１）と、取得処理によって取得された品質データに基づいて対象プログラムの品質を判定する品質判定処理（Ｓ２０２）と、を情報処理装置に実行させる品質判定プログラム。 （もっと読む）

【課題】移動端末の有するデバイスに拘わらず、該移動端末に搭載されたソフトウェアによる機能を試験すること。
【解決手段】移動端末に搭載されたソフトウェアによる動作を評価する試験装置は、移動端末に動作させる機能を実行させるための操作情報を含むシナリオを設定するシナリオ設定部と、該シナリオに含まれる操作情報により表される操作が、該移動端末に実装されたデバイスによって影響を受けるか否かを判定する操作判定部と、移動端末に実装されたデバイスによって影響を受けると判定された操作を移動端末に実装されたデバイスに応じて変換する操作対象変換部と、変換された操作に従って、設定されたシナリオを実行するシナリオ実行部と、実行されたシナリオの実行結果が予め想定された結果と同じかどうかを判定するシナリオ実行結果判定部とを有する。 （もっと読む）

【課題】マイクロコンピュータのチップに内蔵した割り込み回路における割り込み処理の遷移を、インサーキットエミュレータを使用せずに時間計測する。
【解決手段】割り込み監視回路１１が、割り込み要求、ＣＰＵ（中央演算処理装置）からの割り込み許可信号、割り込み処理の本体の開始信号、割り込み処理の本体の終了信号、割り込み前のプログラムへの復帰信号の少なくとも１つをトリガとしてタイマ回路１２にトリガ信号Ｓ１を供給することにより、タイマのカウント値をキャプチャレジスタに取り込んだ直後に、取り込んだタイマのカウント値と割り込み種類情報を、内部バス３３に接続された内部メモリ３２に転送する。割り込み処理の実行後に、各々の割り込み種類ごとに、割り込み待ち時間、割り込み前処理の時間、割り込み処理本体の時間、割り込み後処理の時間、割り込み処理全体の時間の少なくとも１つを計算する。 （もっと読む）