【課題】本発明は、効率的且つ柔軟にイミディエート値をプロセッサエレメントに供給することが可能なリコンフィギュラブル回路を提供することを目的とする。
【解決手段】リコンフィギュラブル回路は、複数のプロセッサエレメントと、複数のプロセッサエレメントの演算データ入力ポートと出力ポートとに結合されるデータネットワークと、第１のプロセッサエレメントのコンフィギュレーションデータ入力ポートにコンフィギュレーション経路を介して結合されるコンフィギュレーションメモリと、前記データネットワークとは独立なネットワークであり、第２のプロセッサエレメントのコンフィギュレーションデータ入力ポートに結合されるイミディエート値ネットワークとを含み、第３のプロセッサエレメントの内部レジスタが、内部レジスタの格納データをイミディエート値ネットワークに出力可能なように、イミディエート値ネットワークに結合される。 （もっと読む）

【課題】簡単で低コストなハードウェア構成で、且つ、ハードウェアの回路構成を変更せずにステートマシンの制御内容を任意に変更する。
【解決手段】クロック同期型メモリ３０を用い、このメモリ３０の各アドレスにムーア型ステートマシン２０の状態Sを表すデータを格納しておく。そして、ステートマシン２０に対する入力信号in[j-1:0]と、メモリ３０のリードデータrdata[m:0]の中の状態Sを表すデータrdata[m:k]とを組み合わせて、セレクタ２１を介してメモリ３０のアドレスに入力することで、クロック信号clkに同期して状態Sを変化させながら動作するムーア型ステートマシン２０として振る舞わせる。 （もっと読む）

【課題】複数の演算エレメントと、演算エレメント間を相互に接続する複数の配線スイッチからなるリコンフィギュラブル回路のテスト時間を削減する。
【解決手段】複数の演算エレメントと、演算エレメント間を相互に接続する複数の配線スイッチからなるリコンフィギュラブル回路Ａにおいて、第１の演算エレメントＥ１に内蔵されたコンフィギュレーションメモリ１１のコンフィギュレーションデータのうち所定のビットを第２の演算エレメントＥ２を使って更新し、第１の演算エレメントＥ１または第３の演算エレメントＥ３の機能を変更する回路構成を持つ。 （もっと読む）

【課題】従来は、コンフィギュレーションデータの付随情報に応じて、コンフィギュレーションするかどうかを決定することなどができない。また、再構成可能なコア内のリソースを使って付随情報を保持するため、本来使用するべき回路のためのリソースが減ってしまうという課題があった。
【解決手段】コンフィギュレーションデータと付随情報とを出力する第１の制御手段１０２と、前記付随情報を入力して格納する第１の記憶手段１０３と、前記コンフィギュレーションデータを入力して回路を再構成するコア１０４とを備えたことを特徴とする再構成可能なデバイスであり、第１の記憶手段１０３の情報をＣＰＵなどの外部デバイスにより読み出すことで、再構成可能なコア１０４に構成されている回路に関する情報を得る。 （もっと読む）

【課題】再構成可能な論理回路の再構成時間を短縮し、データ処理の高速化は図ることができるようにしたデータ処理装置を提供する。
【解決手段】回路情報源１５に論理回路Ｂの論理回路Ａとの差分回路情報Ｗ（Ａ→Ｂ）を保持させる。論理再構成制御部１６は、再構成可能な論理回路１２に論理回路Ａを再構成して論理回路Ａに任されている処理を実行させた後、再構成化可能な論理回路１２に論理回路Ｂを構成する場合、回路情報源１５から論理回路Ｂの論理回路Ａとの差分回路情報Ｗ（Ａ→Ｂ）を読み出し、再構成可能な論理回路１２内の再構成を必要とする番地の情報と、再構成する番地の回路情報とを回路情報保持レジスタ１９に転送する。 （もっと読む）

リコンフィギュラブルなデータ処理ユニットの複数の固定小数点ユニットのブロックが、該ブロック内に固定実装された共通の同じハードウェアによって、浮動小数点数を効率的に演算する機能を支援する。
（もっと読む）

【課題】遺伝的アルゴリズムにより解を探索するのに適したデータ処理装置を提供する。
【解決手段】回路を再構成可能なＰＥマトリクス１０と、ＰＥの接続情報を含むコンフィグレーションデータ１８により回路を再構成する制御ユニット２ａと、遺伝的アルゴリズムによりヒューリスティックにコンフィグレーションデータ（発見的コンフィグレーションデータ、ＧＣＤ）を生成する生成ユニット２ｂとを有するデータ処理装置５０を提供する。データ処理装置５０は、さらに、発見的なコンフィグレーションデータにより再構成される評価対象回路６１に対し入力データの複数のサンプルを供給するサンプルデータ供給ユニット６２と、評価対象回路６１の出力データの少なくとも一部を用いて評価する評価ユニット６３とを含む。 （もっと読む）

【課題】処理の効率化を図ることができる。
【解決手段】演算装置１は、動的に再構成可能な装置である。演算部２は、演算内容に応じて演算に必要な機能を動的に組み替えて演算処理を行う。データ処理部３は、所定のヘッダ情報が格納されているヘッダ４とデータ本体５とを備える処理対象データ６を受け取ると、ヘッダ情報に応じてデータ本体５の演算内容を決定する。決定された演算内容は、コンフィギュレーションメモリ７に送られる。コンフィギュレーションメモリ７は、演算部２等に所定の動作を行わせるコンフィグデータを複数有しており、演算内容に従ったコンフィグデータを演算部２に送る。 （もっと読む）

【課題】NFAをハードウェアに直接埋め込む形の文字列照合回路において、文字の繰り返し回数の大きい正規表現を少ない回路規模で効率的に実現する。
【解決手段】照合条件を表す正規表現から構成したNFA（Non-deterministic Finite Automaton）を回路化した文字列照合回路であって、正規表現に含まれる部分表現のうち、指定文字cの繰り返し回数Nを指定した正規表現は、照合対象文字とマッチ情報入力とを入力に持ち、マッチ情報出力を出力に持つc{N}-NFA回路２０１によって回路化されている。c{N}-NFA回路２０１は、入力された照合対象文字１０１と指定文字との連続一致回数を数えるカウンタ１１２と、連続一致回数が指定繰り返し回数Nに達したか否かを判定する判定回路１１３とを含む。 （もっと読む）

【課題】決定化の実行時に要するメモリ量を減少させることが可能なオートマトンの決定化方法、有限状態トランスデューサの決定化方法、オートマトン決定化装置及びオートマトンの決定化プログラムを提供する。
【解決手段】非決定性モデルに含まれた遷移から、決定化対象とする一部の遷移を決定化に係る処理の繰り返し毎に選択し、この選択した一部の遷移についての決定化時に生成された状態の組み合わせからなる決定化済み状態の名称を、処理の繰り返し毎に互いに異なる単一の名称に変更する。 （もっと読む）