説明

国際特許分類[G06F7/02]の内容

国際特許分類[G06F7/02]の下位に属する分類

国際特許分類[G06F7/02]に分類される特許

1 - 10 / 20


【課題】処理時間を軽減可能なデータ比較回路及びデータ比較方法を提供すること。
【解決手段】本発明にかかるデータ比較回路1は、比較器11と、データ選択部12と、最大値算出部13と、を備える。比較器11は、複数のデータの各々の上位ビットの値と第1の閾値とを比較する。データ選択部12は、上位ビットの値が第1の閾値以上であるデータを、複数のデータの中から選択する。最大値算出部13は、データ選択部12により選択されたデータの中から最大値を算出する。 (もっと読む)


【課題】複数の入力データの中から択一的に選択される各入力データの選択確率の均等化を図る。
【解決手段】データ選択回路1は比較回路2と調整回路3を有する。比較回路2は、複数の入力データD1,D2・・・の値を順次比較していき、複数の入力データD1,D2・・・の中から択一的に最大値を持つデータを選択する。ところで、比較回路2により選択された前記入力データ以外にも複数の入力データD1,D2・・・の中に同じ最大値を持つ別の入力データが存在する場合がある。調整回路3は、その場合に、前記複数の入力データD1,D2・・・の値の組み合わせが予め定めた組み合わせである場合には、前記比較回路により選択された入力データに代えて、前記最大値を持つ別の入力データを、最大値を持つデータとして出力する。 (もっと読む)


【課題】総比較結果に遅れが生じると共に、総比較結果にひげ状のノイズが重畳される。
【解決手段】nbit比較回路は、縦続接続された(n−1)個の1bit比較回路10(=10−2〜10−n)と、ラッチ回路20と、選択回路30とを有している。ラッチ回路20は、最終段の1ビット比較回路10−nから出力される最終段比較結果c[n]を、LSBにおけるカウントアップデータb[1]の立ち下がりでラッチして第1の信号q[1]を出力すると共に、カウントアップデータb[1]の立ち上がりでラッチして第2の信号q[2]を出力する。選択回路30は、第1の信号q[1]及び第2の信号q[2]のうちのいずれか1つを、LSBにおけるターゲットデータa[1]の論理レベルにより選択して総比較結果outを出力する。 (もっと読む)


【課題】 複数のデジタル入力データ値から最大値あるいは最小値などの特定の入力データ値の1つを選択するデータ選択装置において、各データ値の選択回数に不均等が生じるという課題を解決する。
【解決手段】 複数のデジタル入力データ値から最大値あるいは最小値などの特定の入力データ値の1つを選択するデータ選択装置において、複数のデジタル入力データ値から組合せで選択した2つのデジタル入力データ値の各組について大小を比較する複数の第1の比較器11、12、13と、複数のデジタル入力データが所定の条件値と等しいかどうかを比較する複数の第2の比較器14、15と、複数の第1の比較器及び第2の比較器の出力を入力して、複数のデジタル入力データ値間の択一回数を均等にするための情報を出力する判定回路31、32と、判定回路から出力される情報に基づいて、複数のデジタル入力データ値の1つを特定の入力データ値として選択する選択回路21を含む。を備える (もっと読む)


【課題】比較結果を得るために乗算器を使用せず、小さな回路規模で比較処理を行うことができるようにする。
【解決手段】a,b,c,dを正の整数とし、「b/a」と「d/c」の大小関係を「b・c−a・d」の値の符号から判定する比較方法である。「b・c−a・d+y」として、yを初期値0とし、「y<d」ならば「b←b−1」と「y←y+c」を繰り返し、「y>−c」ならば「a←a−1」と「y←y−d」を繰り返す。該繰り返しの結果、「a=0」となったとき、「b≠0」を満たす間、「b←b−1」と「y←y+c」を繰り返し、前記繰り返しの結果、「b=0」となったとき、「a≠0」を満たす間、「a←a−1」と「y←y−d」を繰り返す。「a=0」且つ「b=0」となったとき、「y>0」であれば「b・c>a・d」と判定し、「y=0」であれば「b・c=a・d」と判定し、「y<0」であれば「b・c<a・d」と判定する。 (もっと読む)


複数のバイナリ値の最小値/最大値を判定するため、複数のバイナリ値において全ての後続ビット値が同じになるビット位置を判定する。複数のバイナリ値から、先行ステップで判定したビット位置と、後続位置がある場合は全後続位置のビット値が、所定値を有するバイナリ値を選択する。その後、1つのバイナリ値が残るまで先行ステップを繰り返し、これを最小値または最大値として供給する。 (もっと読む)


【課題】入力値のいずれかを高速に選択でき且つ入力値が増えた場合への対応が容易な値選択回路を提供する。
【解決手段】 比較器111は、入力値A>Bなら、値「1」を有する信号ABを出力し、A≦Bなら、値「0」を有する信号ABを出力する。比較器112は、同様に、入力値B、Cの比較結果を示す信号BCを出力する。比較器113は、同様に、入力値C、Aの比較結果を示す信号CAを出力する。選択信号出力手段12のテーブル121は、信号AB、BC、CAの値の組み合わせで示すことができる各アドレスの位置に予め値を記憶している。テーブル121は、当該信号の値の組み合わせで示されたアドレスの位置に記憶された値を読み出して当該値を有する選択信号OUT121を出力する。選択手段13の選択器131は、選択信号OUT121の値に応じた入力値を選択して出力する。 (もっと読む)


【課題】マイクロプロセッサにおいて、最大値または最小値を求める処理をより高速に実行する。
【解決手段】データ記憶部120はアドレス生成器110が生成した読出アドレスに応じてnビットのデータを出力する。ピーク値候補選択部130は、1データ構成単位のデータを1エレメントとして、上記nビットのデータを構成する複数個のエレメントのうちの最大値をピーク値候補として選択し、該ピーク値候補のエレメント位置を示す位置情報と共に出力する。ピーク値演算部140は、ピーク値候補DBが、ピーク値保持部150に保持されたピーク値DA0より大きいときに、ピーク値候補DBの位置情報と読出アドレスA2を用いてピーク値候補DBのアドレスを算出して、ピーク値候補DBと共にピーク値保持部150に出力し、ピーク値保持部150の保持内容を更新する。 (もっと読む)


【課題】少ない回路規模を保ったまま複数の2進データの中から最大値又は最小値を短いサイクルで選出できるデータ処理装置を構築する。
【解決手段】2進データと同数以上の条件フラグと、各2進データをデコードする2進データと同数以上のデコーダと、2進データと同数以上の比較器と、各デコーダからのデコード結果がWired−ORされ出力される1ビット毎のバスを有し、各条件フラグとデコーダと比較器とは、対象2進データに対して関連付けされており、上記デコーダによるデコード結果は、関連する条件フラグの値が真のときのみ1ビット毎にWired−ORされてバスに出力され、各比較器は、関連するデコーダのデコード結果の値とWired−ORされたバスの値とを比較し、Wired−ORされたバス値よりもデコード結果の方が小さい場合に、関連する条件フラグの値を真にリセットする。 (もっと読む)


【課題】半導体集積回路のDBI(Data Bus Inversion)信号生成装置および方法に関し、面積マージンを増加させ、高集積化の実現を可能にする半導体集積回路のDBI信号生成装置および方法を提供する。
【解決手段】データ入力端D1,D2とキャリー入力端CIにデータが各々入力されて、これを演算して合計とキャリーを出力する全加算器10〜30と、前記全加算器10〜30から伝えられる合計とキャリーから前記データの論理値を判別してDBI信号を生成するDBI判別部40とを含む。 (もっと読む)


1 - 10 / 20