【課題】データ並び替え回路に対する制御情報の、設計、実装時間を低減する。
【解決手段】データ並び替え回路１００は、第１遅延機構１４０と、第１遅延機構１４０の出力データを並び替えるシャッフル機構１５０と、シャッフル機構の出力データを遅延させる第２遅延機構１６０と、を備え、制御情報自動生成部１８０により、データ並び替え回路１００に対する制御情報の生成手順として、並び替え前データ配列内の各要素の並び替え後の出力ポート番号を判定するシャッフルポートサーチ手順と、入力データを遅延量により調整し、出力する時間サイクルを調整する第１遅延機構用制御情報の生成手順と、第１遅延機構１４０の出力データを並び替えるシャッフル機構制御情報の生成手順と、シャッフル機構１５０の出力データを遅延量により調整し、出力する時間サイクルを調整する第２遅延機構用制御情報の生成手順と、が行われる。 （もっと読む）