【課題】画像処理回路の消費電力を削減する。
【解決手段】プロセッサエレメントＰＥｎの制御データレジスタ８１は、プロセッサエレメントＰＥｎのデータレジスタ７１に格納されたデータがプロセッサエレメントＰＥｎのデータレジスタ７１の次に読み出されるプロセッサエレメントＰＥｎ＋１のデータレジスタ７１に格納されたデータと一致するか否かを示すプリチャージ制御データを格納する。バス制御回路４４は、プロセッサエレメントＰＥｎ＋１のデータレジスタ７１からデータを読み出すとき、プロセッサエレメントＰＥｎの制御データレジスタ８１のプリチャージ制御データに基づいて、プロセッサエレメントＰＥｎ＋１のデータレジスタ７１に格納されたデータが、プロセッサエレメントＰＥｎのデータレジスタ７１に格納されたデータと一致するときは、レジスタ選択データバス５０１のプリチャージを抑止する。 （もっと読む）

【課題】データを列単位で読み出すモジュールと行単位で読み出すモジュールを有する画像処理装置について、メモリーの設置に基づく回路規模の増大化を防ぐための技術を提供する。
【解決手段】行アクセスする第１のモジュール（行アクセス処理部１０７）と、列アクセスする第２のモジュール（列アクセス処理部１０８）と、で共用されるラインメモリー１０６を備える画像処理装置１００における画像読み出し方法である。ラインメモリー１０６は、複数のバンク（１０６１Ａ〜Ｈ）を有しており、第１のモジュールは、別々のバンクの同アドレス位置に格納されているデータをそれぞれ読み出し、第２のモジュールは、同一バンク内において同行に格納されている複数のデータを読み出す。 （もっと読む）

【課題】３Ｄグラフィックス処理において、深さタイルのキャッシュを供給するプリフェッチメカニズムをパイプライン化する。
【解決手段】プリフェッチメカニズムは、予測的で、前のパイプライン段階からの三角形幾何情報を用いて前記キャッシュに予め装填することができ、それによってメモリ帯域幅効率の向上を可能にすることができる。電力消費量のさらなる低減及びメモリ帯域幅を考慮してｚ値圧縮技術をオプションで利用可能である。 （もっと読む）

【課題】複数のソフトウエア変換手段を実行するプロセッサの処理能力を活用すると共に、当該プロセッサに過剰な処理負荷がかかる可能性を低減する。
【解決手段】ＲＩＰモジュール２１０−１〜２１０−３は、ソフトウエア処理により、ＰＤＬで記述された印刷文書データをビットマップ画像形式のページ画像データに変換する。ＲＩＰモジュール２１０は、特定の画像処理を実行するハードウエアである画像処理装置２２０に依頼する。並列処理制御部２０８は、ページを割り当て済みのＲＩＰモジュール２１０のうち画像処理装置２２０による画像処理の完了を待っている状態のＲＩＰモジュール２１０の他のＲＩＰモジュール２１０の数が、ＲＩＰモジュール２１０を実行するＣＰＵの処理能力に基づいて予め設定された上限を超えないように、各ＲＩＰモジュール２１０に印刷文書データの各ページのＲＩＰ処理を割り当てる。 （もっと読む）

【課題】ソフトウエアでＲＩＰを実行するソフトウエア変換手段がハードウエア画像処理装置に画像処理を依頼することによりソフトウエア変換手段の待ち状態が発生したとしても、ソフトウエア変換手段を実行するプロセッサの処理能力を活用する。
【解決手段】ＲＩＰモジュール２１０は、ページ記述言語で記述された印刷文書データをビットマップ画像形式のページ画像データに変換するためのソフトウエア変換処理を行う。画像処理装置２２０は、特定の画像処理を実行する。ＲＩＰモジュール２１０−１，２１０−２は、ソフトウエア変換処理のうち特定の画像処理を画像処理装置２２０に対して依頼する。ＲＩＰモジュール２１０−１，２１０−２のうち少なくとも１つが画像処理装置２２０による画像処理の完了を待つ状態が生じ得る場合、並列処理制御部２４０は、追加のＲＩＰモジュール２１０−３を起動する。 （もっと読む）

【課題】入力画像の特性が変化した場合に、ユーザに違和感を与えることなく画像処理の設定を変更する。
【解決手段】本発明の画像処理装置１００は、入力画像の特性の変化を取得する特性変化取得部１０２と、入力画像に対して画像処理を行う画像処理部と、画像処理のゲインを調整するゲイン調整部１０８と、入力画像の特性の変化に応じて、画像処理部における画像処理の設定を変更するとともに、画像処理の設定を変更するタイミングでゲイン調整部１０８によりゲインを低下させる制御を行う制御部１１０と、を備える。 （もっと読む）

【課題】補助演算処理部で処理されるデータサイズに依らず処理全体の高速化を図ること。
【解決手段】メインメモリを用いて複数の画像処理を実行するＣＰＵと、ローカルメモリを内在しハーフトーン処理を実行するＤＳＰと、を備え、ＤＳＰがメインメモリを用いてハーフトーン処理を実行するために要する第１想定処理時間と、ＤＳＰがローカルメモリを用いてハーフトーン処理を実行するために要する第２想定処理時間と、を算出し、第１想定処理時間と第２想定処理時間とのうち短い時間でのハーフトーン処理において用いるメモリを、ＤＳＰがハーフトーン処理を実行する際に用いるメモリとして設定する画像処理装置。 （もっと読む）

【課題】一連のプログラム命令に応じて、命令デコーダによって制御される処理回路を含む、データを処理するための装置を提供する。
【解決手段】処理回路から出力データを受信し、専用処理作業を実行するように構成される専用機能ハードウェア１２も提供する。命令デコーダは、終了命令およびソフトウェア処理フラグに応じて、現在のソフトウェアルーチンを終了するように処理回路を制御して、出力データを生成し、ソフトウェア処理フラグに従って、専用機能ハードウェアにより出力データの処理をトリガするか、または専用ハードウェア回路で生成されるハードウェア生成結果データの代わりにソフトウェア生成結果データを生成するために、出力データにさらなるソフトウェアルーチンを実行するように処理回路をトリガするかのいずれかを行う。 （もっと読む）

【課題】複数のＰＥとメモリコントローラ部とラインバッファメモリなどの記憶手段とを利用して簡単構成かつ単純な処理でデータを圧縮伸張することができるデータ圧縮装置、データ伸張装置およびデータ圧縮方法、データ伸張方法を提供する。
【解決手段】ＧＰ２が、隣接する左隣の汎用レジスタの値と比較して同じ値の場合は制御コードを０に、異なる値の場合は制御コードを１に設定し、その制御コードに基づいて汎用レジスタのデータをラインバッファメモリ７にライトし、ライトしたデータを倍率２倍で汎用レジスタに書き戻し、制御コードの０の連続数をカウントしてラインバッファメモリ７にライトし、そのカウント数を倍率２倍で汎用レジスタに書き戻しデータとカウント数とが交互に並ぶように合成して圧縮データを生成する。 （もっと読む）

【課題】ＧＰＵにて連続的に実行される複数のエフェクト処理の変更に伴うＧＰＵによる操作時間を短縮して全体的な効率の向上を図る。
【解決手段】ユーザより、画像データに対してかけるエフェクトの一部をキャンセルしたり、複数のエフェクトの実行順序を変更する指示が入力されたとき、ＣＰＵは、ＣＰＵメモリに保存されたエフェクト設定情報を変更し、変更されたエフェクト設定情報をもとに、初期化処理でＧＰＵメモリに確保された入出力バッファをそのまま利用しつつ、それらの入出力バッファの接続情報のみを更新する。ＣＰＵは、入出力バッファの接続情報をもとに、ＧＰＵにて順次実行されるエフェクト毎の入力バッファおよび出力バッファのアドレス情報をＧＰＵに通知する。 （もっと読む）