【課題】パターン印刷において処理時間を低減する情報処理装置を提供する。
【解決手段】ユーザに入力させた基準パラメータの値に基づいて、基準パラメータの値を段階的に変化させたパラメータの値を、予め定められた数分生成する。画像データの縮小画像を印刷するための描画命令を含む印刷ジョブを生成し、その描画命令をラスタデータに変換して格納する。格納されたラスタデータを予め定められた数分複製し、格納されたラスタデータに対して基準パラメータに基づき画像調整処理を行う。また、複製されたラスタデータそれぞれに対して、生成されたパラメータそれぞれに基づき画像調整処理を行う。 （もっと読む）

【課題】レンダリング処理を高速化することを目的とする。
【解決手段】ＰＤＬデータを順次、受け取り、ＰＤＬデータに含まれる図形を後段の処理に渡す受け取り手段と、受け取り手段より渡された図形ごとにエッジ情報を抽出する処理の単位であるエッジ抽出処理を割り当てる割り当て手段と、図形ごとに抽出されたエッジ情報を合成する合成手段と、合成手段で合成されたデータをタイル状のフォーマットで中間データとしてスプールするスプール手段と、スプール手段からタイル状の中間データを読み出し、中間データからピクセルを生成するに際し、タイルごとにそれぞれ処理を行う生成手段と、を有することによって課題を解決する。 （もっと読む）

【課題】データ変換処理の高速化をより図る。
【解決手段】プリンター２０は、画像変換部５６が、すべて白色の画素ラインの先頭の画素、及び画像データに含まれる画素ラインの有色画素と白色画素との境の画素にＮｕｌｌフラグを対応付けたｘＲＧＢデータ７０を生成する。次に、ライン取得ユニット６１が、ｘＲＧＢデータ７０から画素ラインごとに画素を取得し、この取得した画素値を出力する一方、取得した画素にＮｕｌｌフラグが対応付けられているときには、このフラグ付き画素７７に隣接する白色画素の出力を省略する。そして、出力された画素値を、データ変換補正処理により印刷データ７４の画素値へ変換する。このように、すべて白色の画素ラインに加えて有色画素を含む画素ラインについてもデータ変換補正処理を省略する。 （もっと読む）

【課題】ある機器が有する記憶領域を使用できない場合でも、他の機器が、使用できない記憶領域に記憶されたデータを利用可能な連携処理システムを提供する。
【解決手段】機能テーブルを記憶する機能テーブル記憶手段２３と、他機の機能テーブルを取得する取得手段１７と、電子データの識別情報を、画像処理前の電子データの識別情報、及び、画像処理前の電子データに対し自機又は他の機器が施すことで生じた画像処理の差分情報を対応づけて登録した差分情報管理データを記憶する差分情報管理データ記憶手段２７と、電子データを再作成するために必要な再作成機能をバックアップ対象の電子データの差分情報から特定する機能特定手段２８と、機能テーブルに再作成機能が登録されているか否かを判定して、該電子データ又は新規電子データと前記差分情報をバックアップする手段２９と、を有する。 （もっと読む）

【課題】誤差拡散法を用いた２値化処理をより迅速に行なう。
【解決手段】処理ラインの後段のラインの画素を含む処理対象画素の周囲の未処理画素を拡散範囲とする誤差の拡散を伴って、処理ラインの先頭の画素から最後尾の画素に向かって処理対象画素を順にシフトしながら２値化処理するコアを複数備え、複数のコアのうち後段のラインを処理するコアは、前段のラインを処理するコアの処理対象画素に対して少なくとも拡散範囲分だけ処理対象画素を遅らせながら順に２値化処理する。これにより、未処理画素に適切に誤差を反映させながら各ラインを並行処理することができ、誤差拡散法を用いた２値化処理をより迅速に行なうことができる。 （もっと読む）

【課題】高い並列度を維持したままで、異なるシェーダーの変動する負荷に適応できるグラフィックスプロセッサを提供する。
【解決手段】グラフィックスプロセッサの並列アレイアーキテクチャは、複数の処理クラスタを含み、各処理クラスタがカバレッジデータから画素データを生成するピクセルシェーダープログラムを実行する少なくとも１個の処理コアを含む、マルチスレッド型コアアレイと、複数の画素のうちの１画素毎にカバレッジデータを生成するラスタライザと、ラスタライザからマルチスレッド型コアアレイ中の処理クラスタのうちの１つにカバレッジデータを配信する画素分配ロジックとを含む。画素分配ロジックは、画像エリアの範囲内の第１画素の位置に少なくとも部分的に依存して第１画素のためのカバレッジデータが配信される処理クラスタのうちの１つを選択する。画素データが処理クラスタから適切なフレームバッファ区画へ直接的に配信される。 （もっと読む）

【課題】 ＲＧＢ各色についてそれぞれ２面ずつあるメモリーを同時に使用でき、単純な１対１対応の補正出力以外のテーブル機能を持つ画像処理装置を提供する。
【解決手段】 入力画像の補正を画素毎に行う画像処理装置１０であって、前記入力画像の注目画素の画素値２０４を補正して補正値２２０を生成する画像補正部３０と、前記画像補正部３０を制御する制御部２０と、を含み、前記画像補正部３０は、前記補正値の生成に用いる複数のルックアップテーブル４０−１〜４０−Ｎを含み、前記制御部２０は、前記注目画素の画素値を前記複数のルックアップテーブル４０−１〜４０−Ｎの１つに入力させ、前記補正値を前記複数のルックアップテーブル４０−１〜４０−Ｎの１つから出力させ、前記複数のルックアップテーブル４０−１〜４０−Ｎの任意の１つからの出力を、他の１つの入力とする経路の電気的接続を制御する。 （もっと読む）

【課題】複数のタイルを含むグラフィックスデータ生成のための、タイルベースのグラフィックスシステムと、その動作方法、及びグラフィックス処理回路が提供される。
【解決手段】処理回路は、第１及び第２動作モード間で切換えられる。第１モードで処理回路は、フレーム用のグラフィックスプリミティブを受け取り、ビニング動作を行う。これにより複数のタイルそれぞれについて、グラフィックスプリミティブのうちタイルと交差するものを特定するリストを決定する。第２モードで処理回路は、割り当てられたタイルのタイルリストを受信し、ラスタライゼーション動作を行う。この動作ではタイルリストに応じて、割り当てられたタイルについてグラフィックスデータを生成する。その結果、ビニング動作およびラスタライゼーション動作で同じ処理単位を使用でき、性能およびエネルギー消費を向上でき、グラフィックスシステムのサイズも大幅に低減する。 （もっと読む）

【課題】 メモリの容量を小さくし、ＣＰＵ−ＡＳＩＣ間のバスの転送レートを低くする。
【解決手段】 画像処理装置のハードウェア部分に相当するＡＳＩＣを構成するＬＳＩ１００では、プレーン処理を行うプレーン処理モジュール１０４の後段に、色変換処理，階調処理，およびプレーン処理を含む画像処理がなされた画像データであるＣＭＹＫ毎のプレーンデータを直接入力して圧縮処理を含む符号化処理を実施する圧縮処理モジュール１０５が配置されることにより、ＣＰＵ１によってメインメモリ２上に格納された多値の画像データに対する上記画像処理と上記符号化処理とをパイプライン処理できる。 （もっと読む）

【課題】イメージプロセシングの中断がないイメージプロセシング回路を提供する。
【解決手段】パイプライン構造の複数のイメージプロセッシングの各ユニットは、アップデートされた構成ベクトルを受信し、該構成ベクトルは、時間周期以内にタイミング派生したトリガー信号と同期してのみ適用される。ハードウェアイネーブル信号は、受信された新たな構成ベクトルをイメージプロセッシングユニットに適用するスイッチを制御するためのタイミング派生したトリガリングイベント信号と論理結合される。これは、各イメージプロセッシングユニットの遅延に関係なく、ＣＰＵがデータのタイミングとは別途にアップデートされた構成ベクトルを出力する場合にも、チェーン方式のイメージプロセッシングユニットで各イメージプロセッシングユニット（段階）が順次にアップデートされることを保証する。 （もっと読む）