【課題】イメージプロセシングの中断がないイメージプロセシング回路を提供する。
【解決手段】パイプライン構造の複数のイメージプロセッシングの各ユニットは、アップデートされた構成ベクトルを受信し、該構成ベクトルは、時間周期以内にタイミング派生したトリガー信号と同期してのみ適用される。ハードウェアイネーブル信号は、受信された新たな構成ベクトルをイメージプロセッシングユニットに適用するスイッチを制御するためのタイミング派生したトリガリングイベント信号と論理結合される。これは、各イメージプロセッシングユニットの遅延に関係なく、ＣＰＵがデータのタイミングとは別途にアップデートされた構成ベクトルを出力する場合にも、チェーン方式のイメージプロセッシングユニットで各イメージプロセッシングユニット（段階）が順次にアップデートされることを保証する。 （もっと読む）

【課題】本発明は、メニーコアプロセッサを用いた高性能かつ小型で少消費電力の画像形成装置及びプロセッサ制御方法に関する。
【解決手段】デジタル複写装置１は、画像形成を行うのに必要な複数の異なる機能を実行する多数のＣＰＵコアを搭載するメニーコアプロセッサ１１のＣＰＵコアを、それぞれ適宜の数のＣＰＵコアからなる機能コアブロックに分割し、各機能コアブロックに対して該機能を割り当て、該各コアブロックに、他の機能に割り当てられているコアブロックの機能動作から独立して、それぞれ割り当てられている該機能の処理を実行させる。 （もっと読む）

【課題】画像ソースと双安定電気光学ディスプレイ装置間のインターフェイスを簡略化する新規な方法を提供すること。
【解決手段】画像のピクセルと前の画像のピクセルとから合成されたピクセルデータを生成し、設定可能な少なくとも１つの条件が真であるか決定するために前記画像のピクセルと前記前の画像の対応するピクセルとを比較するとともに、前記少なくとも１つの条件が真である場合に２つ以上の更新モードから１つの更新モードを選択し、パイプラインに前記画像の各ピクセルに対し波形を決定させて前記波形を画像データとして表示装置に伝送させる。 （もっと読む）

【課題】 パッキングされた画像データに対して中間値を含む画像処理を高速化することができる画像処理演算装置及び画像形成装置を提供する。
【解決手段】 複数画素毎に一のブロックにまとめた画像データからブロック単位で画素データを取得し、各画素データと、その画素データ以外の画素データに基づいて算出された中間値とを用いた画像変換処理を行う画像処理演算装置であって、副走査方向に配列された画素データに対して並列的に画像変換処理を行い、画素データと中間値とに基づき出力値及び出力値の評価に関する指標値を算出する並列演算部と、指標値に基づき中間値を算出する中間値算出部と、一の画素データが入力されてから、この画素データに対する中間値が算出されるまでの期間以上この画素データに対する画像変換処理の開始を遅延させる第１保持部と、を備える。 （もっと読む）

【課題】多数のタイルベースの並列コアにわたるタイリング処理能力の向上。
【解決手段】多数の独立型タイルベース・グラフィック・コアを組み合わせるための方法及び装置が提供される。入ってくる形状ストリームは、複数のストリームに分割され、それぞれのタイルベースのグラフィックス処理コアに送られる。それぞれが別個のタイリングされた形状リストを生成する。これらは、マスター・タイリング・ユニットに組み合わせることができ、或いは代替的に、マーカーをタイリングされた形状リストに挿入することもでき、このマーカーがラスター化段階で用いられ、異なる形状処理コアからのタイリング・リスト間で切り替えを行なう。 （もっと読む）

【課題】システムのリソース不足による画像読込み動作の停止を防止すること可能とする画像読み込みシステムおよび画像処理システムを提供する。
【解決手段】画像処理を行なう複数のブレード基板Ａ、Ｂと、原稿を画像データとして読み込む画像読込み手段と、前記画像読込み手段による前記原稿の読み込みと並行して、前記画像読込み手段が読み込んだ前記画像データを各ブレード基板に分散して並列に画像処理させる画像処理分散手段と、を有する。 （もっと読む）

【課題】本発明は、メモリ内の画像データに対して画像処理を施した後、処理内容に関わらず、後続の画像形成処理や画像転送処理に適切に転送する。
【解決手段】デジタル複合装置１は、画像処理パラメータと制御信号に基づいて画像データに画像処理を施して書き込み制御デバイス２５に出力する画像処理デバイス２４と画像転送デバイス２１が、入力状態と出力状態に切り替え可能な入出力端子で接続されていて、画像転送デバイス２１が、入出力端子を入力状態として、画像処理デバイス２４から画像処理パラメータを取得すると、該入出力端子を出力状態に切り替えて、画像処理パラメータに応じたデータ量に対応して生成された制御信号及びメモリ１４から読み出した画像データを先行して画像処理デバイス２４に出力し、書き込み制御デバイス２５から副走査同期信号が入力されると、後続の制御信号及び画像データを画像処理デバイス２４へ出力する。 （もっと読む）

【課題】演算過程で処理を中断して新たな入力値を与えることができないプロセッサーを利用して誤差拡散処理を高速化すること。
【解決手段】画像データのＮライン（Ｎは自然数）目の画素からの誤差の拡散が未完了であるＮ＋１ライン目の画素にて誤差拡散処理が行われることを防止するための遅延時間を確保するための画素数ｍを特定し、前記画像データのＮライン目においてｍ画素目の誤差拡散処理が終了した後に、前記画像データのＮ＋１ライン目の誤差拡散処理を開始する制御を行って前記画像データの各ラインについての誤差拡散処理を行う。 （もっと読む）

【課題】演算過程で処理を中断して新たな入力値を与えることができないプロセッサーを利用して誤差拡散処理を高速化すること。
【解決手段】前記画像データの各ラインを、分割後の領域内の画素数が複数個となるように分割し、前記領域のそれぞれにおいて、前記画像データのＮライン（Ｎは自然数）目の画素からの誤差の拡散が未完了であるＮ＋１ライン目の画素にて誤差拡散処理が行われることを防止するための遅延時間を確保するための画素数ｍを特定し、前記画像データのＮライン目において前記領域内でｍ番目に処理される画素の誤差拡散処理が終了した後に、同じ領域内の前記画像データのＮ＋１ライン目の誤差拡散処理を開始する制御を前記領域のそれぞれで行って前記画像データの各ラインについての誤差拡散処理を行う。 （もっと読む）

【課題】メモリボトルネックによる性能低下を抑制する
【解決手段】グラフィックスプロセッサは、複数の画素データそれぞれの処理を並列して行う複数のプロセッサコアと、複数のプロセッサコアにより共有されるレジスタと、レジスタを制御するレジスタ制御部と、画素データを保持する画素保持メモリとを備える。レジスタは、画素毎に、画素データと前記画素データに対応する画素座標データとを保持する。レジスタ制御部は、画素座標データを検索キーにレジスタを検索する検索部を含む。 （もっと読む）