説明

国際特許分類[G11C11/21]の内容

国際特許分類[G11C11/21]の下位に属する分類

国際特許分類[G11C11/21]に分類される特許

1 - 2 / 2


【課題】 高い信頼性及び優秀な動作特性を有するメモリ素子及びその製造方法を提供する。
【解決手段】 メモリ素子は、基板100と、基板100に対して垂直方向に延長される第1電極110と、基板100に対して垂直する方向に延長され、電極のギャップによって第1電極110と互いに離隔するように配置される第2電極120と有する。さらに、前記電極ギャップの内部に垂直方向に延長され、第1ギャップ118Aだけ第1電極110から離隔され、第2ギャップ118Bだけ第2電極120から離隔され、静電気的に変形されることが可能であって、第1曲げ状態では、第1ギャップ118Aを通じて第1電極110と電気的に接続されるようにし、第2曲げ状態では第2ギャップ118Bを通じて第2電極120と電気的に接続されるようにし、待機状態では第1電極110及び第2電極120と互いに電気的に絶縁されるようにする第3電極とを含む。 (もっと読む)


【課題】従来よりも少ない素子数で多値記憶回路の入力と出力とを分離する。
【解決手段】単電子トランジスタ1のドレイン電極Dを電界効果トランジスタ2のソース電極に接続し、電界効果トランジスタ2のドレイン電極を負荷素子3の一端に接続し、負荷素子3の他端を電源端子5に接続し、単電子トランジスタ1のソース電極Sを接地端子6に接続する。また、単電子トランジスタ1の第1のゲート電極Gを電界効果トランジスタ2と負荷素子3との接続点に接続し、さらにこの接続点を出力端子8に接続する。また、単電子トランジスタ1に新たに第2のゲート電極Ginを設け、この第2のゲート電極Ginを入力端子7に接続する。さらに、出力端子8と接地端子6との間に蓄積容量9を接続する。立ち上がり時間と立ち下がり時間とが異なる単極性または双極性の電圧パルスを入力端子7に与えて、多値記憶回路に記憶されたデータ値を書き換える。 (もっと読む)


1 - 2 / 2