【課題】抵抗変化型不揮発性メモリのメモリセルの面積を縮小し、かつ、消費電力を少なくする。
【解決手段】行選択線をゲート端子に接続したメモリセル選択用トランジスタと抵抗変化型素子を直列に接続した回路のメモリセルの端子をビット線とソース線とに接続した抵抗変化型不揮発性メモリの前記ソース線を前記行選択線に平行に配線し、前記ビット線を前記行選択線に直交させて配線し、前記ソース線に一定値のソース電圧を加えて前記メモリセルへのデータの書き込み及び読出しを行い、前記ビット線に、前記ソース電圧より高い電圧と低い電圧とを切り替えて加えることで異なる値のデータを前記メモリセルへ書き込む。 （もっと読む）

【課題】データの誤読み出しを防止することが出来る半導体記憶装置を提供すること。
【解決手段】データを保持可能なメモリセルＭＣが行及び列に沿って設けられ、前記データの読み出し単位とされるブロックが第１方向に沿って複数形成されたストライプＳＴＰと、前記ブロックが形成された直下に各々が設けられ、前記データを読み出すセンスアンプＳＡと、前記第１方向に沿って前記ストライプを貫通するように形成され、前記ブロックから読み出された前記データを前記センスアンプＳＡに転送するグローバル信号線と、前記センスアンプが配置された各々のエリアと複数の前記ブロックのうち前記データの読み出し対象とされた前記ブロックとの位置関係に応じて各々の前記センスアンプに流すリファレンス電流の値を制御する制御部とを具備する。 （もっと読む）

【課題】消去命令に応答してセットデータをプログラムできる半導体メモリ装置と、このためのセットプログラム制御回路及びプログラム方法を提供する。
【解決手段】本発明に係る半導体メモリ装置は、プログラミングイネーブル信号に応答して第１書き込み制御信号、第２書き込み制御信号及びプログラム完了信号を生成するプログラムパルス生成部と、消去命令及びプログラム完了信号に応答してセットプログラミングイネーブル信号を指定された回数だけ反復生成するセットプログラム制御回路と、消去命令に応答して第１書き込み制御信号をディスエーブルし、セットプログラミングイネーブル信号に応答してプログラミングイネーブル信号を生成するコントローラとを含むことができる。 （もっと読む）

【課題】半導体記憶装置の配線での電圧降下の緩和を図る。
【解決手段】実施形態によれば、半導体記憶装置は、半導体基板と、半導体基板上に３次元配列された複数のメモリセルと、前記メモリセルを介在させて三層以上積層された複数の配線と、制御回路と、を備えている。前記制御回路は、前記複数のメモリセルの中から選択された選択セルを半導体基板に対して垂直方向に挟む一対の配線間に電位差を与えて前記選択セルに状態を変化させる電流を流し、且つ前記選択セルとは異なる層で前記選択セルと共有された配線に接続された非選択セルを挟む一対の配線間にも電位差を与えて、前記非選択セルに、前記選択セルに流れる電流よりも小さな電流を前記選択セルに流れる電流と同じ方向に流す。 （もっと読む）

【課題】不揮発性メモリ部内蔵のＳＲＡＭの特性の向上を図る。
【解決手段】ＳＲＡＭを構成するアクセストランジスタＡｃｃ１とビット線ＢＬとの間に抵抗変化層Ｒを有するＲｅＲＡＭ部ＲＭ１を設け、アクセストランジスタＡｃｃ２とビット線／ＢＬとの間に抵抗変化層Ｒを有するＲｅＲＡＭ部ＲＭ２を設ける。ＳＲＡＭ通常動作期間の終了時において、例えば、蓄積ノードＡに低電位（Ｌ＝０Ｖ）、蓄積ノードＢに高電位（Ｈ＝１．５Ｖ）が保持されている場合、ＲｅＲＡＭ部ＲＭ１をオン状態（ＯＮ）とし、ＲｅＲＡＭ部ＲＭ２をオフ状態（ＯＦＦ）とすることで、ＳＲＡＭの保持データをＲｅＲＡＭ部へ書き込み、再び、ＳＲＡＭ通常動作となった場合には、蓄積ノードＡおよびＢに対応するデータ書き戻すとともに、ＲｅＲＡＭ部ＲＭ１、ＲＭ２の双方をオン状態に（リセット）する。 （もっと読む）

【課題】ｓ＞２通りのプログラム可能セル状態を有する相変化メモリ・セルをプログラミングするための方法および装置を提供する。
【解決手段】少なくとも１つの制御信号Ｖ_ＢＬを印加して、セルをプログラミングするためのプログラミング・パルスを発生する。プログラミング・パルス中に少なくとも１つの前記制御信号Ｖ_ＢＬを変更して、プログラミングすべきセル状態に依存してプログラミング・パルスを整形し、前記セル状態をプログラミングするためのそれぞれのプログラミング軌道に対応する複数のプログラミング・パルス波形（波形Ａ〜Ｄ）のうちの選択された１つを発生する。選択されたプログラミング・パルス波形は、プログラミングすべきセル状態を含むプログラミング軌道に対応する。 （もっと読む）