説明

国際特許分類[G11C19/00]の内容

物理学 (1,541,580) | 情報記憶 (112,808) | 静的記憶 (17,688) | 情報がステップ形式で移動するデジタル記憶装置,例.シフト・レジスター (487)

国際特許分類[G11C19/00]の下位に属する分類

磁気素子を用いるもの (1)
共振回路中の非線型誘導素子を用いるもの
能動素子,例.放電管,半導体素子,と結合した磁気素子を用いるもの (1)
ステージの主素子としてキャパシタを用いるもの
放電管を用いるもの
半導体素子を用いるもの (202)
オプト―エレクトロニクス装置,すなわち電気的または光学的に結合された光放射および光―電気装置を用いるもの
超電導素子を用いるもの
3以上の異なる安定状態を有する記憶素子を用いるもの,例.電圧によるもの,電流によるもの,位相によるもの,周波数によるもの
二次元の,例.水平方向と垂直方向に情報が移動するシフト・レジスター

国際特許分類[G11C19/00]に分類される特許

101 - 110 / 283


【課題】信号シフト装置、シフトレジスタ及び電子機器において、安定した動作制御を行う。
【解決手段】シフト回路21_kは、電圧適正化回路22を備える。閾値電圧検出部32は、トランジスタT14のゲート閾値電圧Vthを検出し、閾値電圧保持部33は、このゲート閾値電圧Vthを保持する。電圧加算部34は、(N+1)端子に供給されたS(N+1)信号によってコンデンサC21,C22の容量に応じた電圧をゲート閾値電圧Vthに加算してトランジスタT14がオンするためのゲート電位を生成する。 (もっと読む)


【課題】双方向走査のシフトレジスタを提供する。
【解決手段】本発明によるシフトレジスタは、複数段のシフトレジスタユニット{Sj}(j=1、2、…、N、Nは正整数である)を含んでおり、該第j段のシフトレジスタユニット{Sj}は、第1トランジスタ、第2トランジスタ、第3トランジスタ、第4トランジスタ及び出力を有する。且つ、各段のシフトレジスタユニットは、第1入力、第2入力、第3入力、第4入力、第5入力及び第6入力を有する。第1トランジスタのゲートが第3入力に電気的結合され、ドレインが第1入力に電気的結合され、なお、第2トランジスタのゲートが第4入力に電気的結合され、ソースが第2入力に電気的結合される。第3トランジスタのドレインは、第5入力に電気的結合され、ソースは出力に電気的結合される。第4トランジスタのドレインは、出力に電気的結合され、ソースは第6入力に電気的結合される。 (もっと読む)


【課題】 一導電型のTFTによって構成され、かつ出力信号の振幅を正常に得られる表示装置の駆動回路を提供する。
【解決手段】 TFT101、104にパルスが入力されてONし、ノードαの電位が上昇した後、VDD−VthNとなったところで浮遊状態となる。よってTFT105がONし、クロック信号がHiとなるのに伴って出力ノードの電位が上昇する。一方、TFT105のゲート電極の電位は、出力ノードの電位上昇に伴い、容量107の働きによってさらに上昇し、VDD+VthNより高くなる。よって出力ノードの電位は、TFT105のしきい値によって電圧降下することなくVDDまで上昇する。その後、次段出力がTFT102、103に入力されてONし、ノードαの電位は下降してTFT105がOFFする。同時にTFT106がONし、出力ノードの電位はLoとなる。 (もっと読む)


【課題】駆動マージンが向上して長時間使用でも信頼性が維持されるゲート駆動回路を提供する。
【解決手段】ゲート駆動回路は、複数のステージが従属的に接続されたシフトレジスタを備え、ステージは、第1入力信号が印加される第1ノードの信号に応答して第1クロック信号をゲート信号として出力するプルアップ部と、第2入力信号が印加されるとゲート信号をオフ電圧に放電させるプルダウン部と、第2入力信号に応答して第1ノードの信号をオフ電圧に放電させる放電部と、第1クロック信号の遅延信号に応答して第1ノードの信号を、オフ電圧に放電されたゲート信号に維持させるホールディング部と、を含む。 (もっと読む)


【課題】パルス出力回路内のノイズを低減し、より確実な動作を保証する半導体装置を提供する。
【解決手段】クロック信号等の振幅を有する信号に接続されたTFTが、パルス出力が無い期間にもON、OFFが確定する構成とする。具体的には、第1の振幅補償回路110の有する二つの入力部のうち一つを、トランジスタ106のゲート電極と電気的に接続させ、且つ第2の振幅補償回路120の出力部とも電気的に接続させる。また、第3の入力端子は、第1の振幅補償回路110には入力されず、第2の振幅補償回路120のみに入力される。この構成により、TFT105のゲート電極はTFT102,106を介してLレベルに確定され、従来例のようなノイズが発生することもない。 (もっと読む)


【課題】フリップフロップの出力ノードを安定化させ、誤動作の発生を防止することができるシフトレジスタ及び表示装置を提供する。
【解決手段】複数段のリセット・セット型のフリップフロップ(RS−FF)34を備えるシフトレジスタであって、RS−FF34の出力信号Qの出力ノードとLレベルの電源との間に、初期化信号RSTによって導通状態に制御され、上記出力ノードの電圧レベルをLレベルに固定するためのトランジスタTr9を設ける。初期化信号RSTは、電源投入直後やブランキング期間内の所定タイミングでアクティブになる信号、もしくは垂直スタート信号STV、水平スタート信号STHを用いる。 (もっと読む)


【課題】シフトパルスのスキャン方向を切替可能なシフトレジスタ及び表示装置を提供する。
【解決手段】RS−FF34は、2つのインバータ37,38よりなるラッチ回路と、ラッチ回路の入出力ノードN1,N2にそれぞれ接続されたセット・リセット用のトランジスタTr1〜Tr4と、トランジスタTr1〜Tr4とそれぞれ直列に接続されたスキャン方向切り替え用のトランジスタTr5〜Tr8とを備える。ここで、Tr1及びTr2のゲート電極にはセット信号Sが印加され、Tr3及びTr4のゲート電極にはリセット信号Rが印加され、Tr5及びTr6のゲート電極にはスキャン方向切替信号XUDが印加され、Tr7及びTr8のゲート電極にはスキャン方向切替信号UDが印加される。 (もっと読む)


【課題】低消費電力、回路面積縮小および画質劣化防止を実現することができるシフトレジスタ及び表示装置を提供する。
【解決手段】複数段のリセット・セット型のフリップフロップ(RS−FF)34を備えるシフトレジスタであって、RS−FF回路には、スタート信号STVまたは前段のシフトレジスタ出力パルスがセット信号Sとして入力され、次段のシフトレジスタ出力パルスがリセット信号Rとして入力される。このとき、最終段のRS−FF回路のリセット信号Rとしては、1段目のフリップフロップのセット信号S(スタート信号STV)を入力する。 (もっと読む)


【課題】十分なソフトエラー耐性を確保すると共に、シフトレジスタ全体として回路面積を削減することができ、クロック間でレーシングが生じることを防止する。
【解決手段】第1のマスターラッチ及びスレーブラッチを有すると共に、マスタークロック及びスレーブクロックを伝送するための第1及び第2の伝送路とを有する第1のフリップフロップが、複数縦続接続されて構成された第1のフリップフロップ群と、小さいトランジスタサイズで構成された第2のマスターラッチ及びスレーブラッチを有すると共に、第1の伝送路に接続された第3の伝送路と、第2の伝送路に接続された第4の伝送路とを有する第2のフリップフロップが、複数縦続接続されて構成された第2のフリップフロップ群と、第2のフリップフロップに保持されたデータを第1のフリップフロップの第1のマスターラッチ又はスレーブラッチに転送する転送部とを具備したことを特徴とする。 (もっと読む)


【課題】単チャンネルシフトレジスタを有する表示装置において、トランジスタの負荷を増大することなく、駆動クロックの振幅を大きくする。
【解決手段】複数の画素を有する表示パネルと、各画素を駆動する駆動回路とを有し、前記駆動回路には、電圧レベルがVHの電圧レベルと、VLの電圧レベルとの間で変化する駆動クロックが入力され、前記駆動回路は、オン状態の時に前記クロックを取り込み、出力端子から出力する表示装置であって、第1電極に前記駆動クロックが入力されるトランジスタと、前記トランジスタの前記第2電極と前記端子との間に接続され、制御電極が前記トランジスタの制御電極に接続される第1保護トランジスタと、第2電極に前記駆動クロックが入力され、制御電極にVDDの電圧が入力される第2保護トランジスタと、前記第2保護トランジスタの第1電極と、前記トランジスタの前記第2電極との間に接続されるダイオード接続の第3保護トランジスタとを有し、VL<VDD<VHを満足する。 (もっと読む)


101 - 110 / 283