説明

国際特許分類[G11C19/00]の内容

物理学 (1,541,580) | 情報記憶 (112,808) | 静的記憶 (17,688) | 情報がステップ形式で移動するデジタル記憶装置,例.シフト・レジスター (487)

国際特許分類[G11C19/00]の下位に属する分類

磁気素子を用いるもの (1)
共振回路中の非線型誘導素子を用いるもの
能動素子,例.放電管,半導体素子,と結合した磁気素子を用いるもの (1)
ステージの主素子としてキャパシタを用いるもの
放電管を用いるもの
半導体素子を用いるもの (202)
オプト―エレクトロニクス装置,すなわち電気的または光学的に結合された光放射および光―電気装置を用いるもの
超電導素子を用いるもの
3以上の異なる安定状態を有する記憶素子を用いるもの,例.電圧によるもの,電流によるもの,位相によるもの,周波数によるもの
二次元の,例.水平方向と垂直方向に情報が移動するシフト・レジスター

国際特許分類[G11C19/00]に分類される特許

21 - 30 / 283


【課題】回路を構成するトランジスタ数を少なくし、且つレベルシフタを配置することな
くシフトレジスタとして正確に動作を行う半導体回路の提供することを課題とする。
【解決手段】第1端子が高電位電源に接続されたpチャネル型トランジスタと、第1端子
が低電位電源に接続されたnチャネル型トランジスタと、を含む回路群と、インバータ回
路と、をm段(mは任意の正の整数であり、m≧3)有し、第2n−1段目(nは任意の
整数であり、m≧2n≧2)の回路群の前記nチャネル型トランジスタのゲートにはクロ
ック信号が入力され、第2n段目(nは任意の整数であり、m≧2n≧2)の回路群の前
記nチャネル型トランジスタのゲートには反転クロック信号が入力される。 (もっと読む)


【課題】トランジスタが仮にディプレッション型である場合でも、安定して動作することができる半導体装置を提供する。
【解決手段】開示する発明の一態様の半導体装置は、第1の電位を第1の配線に供給する機能を有する第1のトランジスタと、第2の電位を第1の配線に供給する機能を有する第2のトランジスタと、第1のトランジスタのゲートに第1のトランジスタがオンをオンにするための第3の電位を供給した後、第3の電位の供給を止める機能を有する第3のトランジスタと、第2の電位を第1のトランジスタのゲートに供給する機能を有する第4のトランジスタと、第1の信号にオフセットを施した第2の信号を生成する機能を有する第1の回路と、を有し、第4のトランジスタのゲートには、第2の信号が入力され、第2の信号の最小値は、第2の電位未満の値である。 (もっと読む)


【課題】連続した複数段を同時選択可能な順次選択回路を提供する。
【解決手段】シフトレジスターは、N+1個のRS−FF34と、RS−FF34の出力に基づいて開閉制御され、クロック信号のデューティー比に応じたパルス幅を有する制御パルスを出力するスイッチ31と、セット優先回路33と、を備え、2段目からN+1段目までのRS−FF34のセット端子に1段前の制御パルスが入力され、2段目からN段目のセット優先回路33に、1段前の制御パルスと、1段後の制御パルスが入力され、セット優先回路33の出力はRS−FF34のリセット端子に入力され、1段目のRS−FF34のセット端子と1段目のセット優先回路33及びN+1段目のセット優先回路33にそれぞれスタート信号が共通に入力され、セット優先回路33は、1段前の制御パルスと1段後の制御パルスの状態に応じてRS−FF34のリセット入力を制御する。 (もっと読む)


【課題】シフトレジスタなどに用いられる新規な回路を提供する。
【解決手段】基本構成は、第1のトランジスタ〜第4のトランジスタと、第1の配線〜第
4の配線を有する。第1の配線には電源電位VDDが供給され、第2の配線には電源電位
VSSが供給されている。第3の配線、第4の配線には2値の値を持つデジタル信号が供
給される。このデジタル信号は、高レベルのときには電源電位VDDと同電位となり、低
レベルのときには電源電位VSSと同電位である。第3の配線と第4の配線の電位の組み
合わせは4とおりあるが、第1のトランジスタ〜第4トランジスタは、いずれかの電位の
組み合わせによりオフさせることができる。つまり、定常的にオン状態となるトランジス
タがないため、トランジスタの特性劣化が抑制することができる。 (もっと読む)


【課題】表示装置の走査信号線の駆動回路において、走査信号線の出力波形なまりを改善し、表示品質を高めた表示装置を提供する。
【解決手段】表示装置は、複数の信号線Gに対して、順に画素トランジスタを導通させる電位であるアクティブ電位を印加する駆動回路210を備え、前記駆動回路210は、前記複数の信号線のうちの一の信号線である出力信号線の一端に、より上位の前記出力信号線において出力されるアクティブ電位が入力されることに起因して、クロック信号を印加してアクティブ電位を出力させる主駆動回路240と、前記出力信号線の他端、及び前記クロック信号の信号線が、ソース/ドレインを介して接続されたトランジスタである補助トランジスタを含む補助駆動回路250と、を有する。 (もっと読む)


【課題】シフトレジスタの非動作期間内のノイズの干渉を低減するために、液晶表示技術分野にかかわり、シフトレジスタとゲートライン駆動装置を提供する。
【解決手段】シフトレジスタは、第1薄膜トランジスタと、第2薄膜トランジスタと、第3薄膜トランジスタと、第4薄膜トランジスタと、容量と、プルダウンモジュールを備え、前記プルダウンモジュールはクロック信号端と第1ノードと信号出力端の間に接続されてローレベル信号端に接続され、前記シフトレジスタの非動作期間内に、前記第1ノードと信号出力端をローレベルに維持する。ゲートライン駆動装置は直列に接続される複数の前記シフトレジスタを備え、ゲートラインを駆動するために使われる。 (もっと読む)


【課題】 一導電型のTFTによって構成され、かつ出力信号の振幅を正常に得られる表示装置の駆動回路を提供する。
【解決手段】 TFT101、104にパルスが入力されてONし、ノードαの電位が上昇した後、VDD−VthNとなったところで浮遊状態となる。よってTFT105がONし、クロック信号がHiとなるのに伴って出力ノードの電位が上昇する。一方、TFT105のゲート電極の電位は、出力ノードの電位上昇に伴い、容量107の働きによってさらに上昇し、VDD+VthNより高くなる。よって出力ノードの電位は、TFT105のしきい値によって電圧降下することなくVDDまで上昇する。その後、次段出力がTFT102、103に入力されてONし、ノードαの電位は下降してTFT105がOFFする。同時にTFT106がONし、出力ノードの電位はLoとなる。 (もっと読む)


【課題】動作を不安定にすることなく、各トランジスタの特性劣化を抑制することが可能
な半導体装置を提供することを課題とする。
【解決手段】非選択期間において、トランジスタが一定時間毎にオンすることで、シフト
レジスタ回路の出力端子に電源電位を供給する。そしてシフトレジスタ回路の出力端子は
、該トランジスタを介して電源電位が供給される。該トランジスタは非選択期間において
常時オンしていないので、該トランジスタのしきい値電位のシフトは、抑制される。また
、シフトレジスタ回路の出力端子は、該トランジスタを介して一定期間毎に電源電位が供
給される。そのため、シフトレジスタ回路は、ノイズが出力端子に発生することを抑制で
きる。 (もっと読む)


【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバI
Cの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化
を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第1のスイッチングトランジス
タを介して高電位が供給される配線、及び第2のスイッチングトランジスタを介して低電
位が供給される配線に接続し、第1のスイッチングトランジスタのゲート電極にクロック
信号を入力し、第2のスイッチングトランジスタのゲート電極に反転クロック信号を入力
することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給
する。 (もっと読む)


【課題】簡素でかつ占有面積の小さな駆動回路を提供すること。
【解決手段】本発明のシフトレジスタ回路は、複数のレジスタ回路を有している。各レジスタ回路は、クロックドインバータ回路およびインバータ回路を有している。クロックドインバータ回路の出力信号がインバータ回路の入力信号となるよう両者が直列に接続されている。さらに、レジスタ回路は、インバータ回路の出力信号が伝達される信号線を有している。該信号線には接続されている素子が多く寄生容量が大きいため高負荷である。本発明のシフトレジスタ回路は、信号線の寄生容量が大きいために高負荷であることを用いている。 (もっと読む)


21 - 30 / 283