【課題】ハイパスフィルタ回路を急速充電できるようにして、その起動時間を短くする。
【解決手段】所定のタイミング毎に入力信号を保持する信号保持回路１１と、信号保持回路１１の出力側に接続された第１のトランジスタＱ１の出力側の第１のノードＮ１に現れる信号から低域成分を除去するハイパスフィルタ回路１２と、起動時にのみ動作してハイパスフィルタ回路１２のコンデンサＣ２に対して急速充電を行う急速充電回路１４と、ハイパスフィルタ回路１２の出力側に接続された増幅回路１３と、急速充電回路１４による急速充電動作の終了から通常動作に移行する前後で前記第１のノードＮ１のバイアス電位をほぼ一定に保持するバイアス制御回路１５とを備える。 （もっと読む）

【課題】広い動作電圧範囲で精度よく動作するホールド回路の提供。
【解決手段】入力信号端子と、出力電圧出力端子と、非反転入力端子に入力信号端子が接続された増幅器と、入力端子に増幅器出力端子が接続された反転増幅器と、一端に増幅器反転入力端子が接続され他端に基準電位が接続されたキャパシタと、入力端子にキャパシタの一端が接続されたバッファ回路と、ゲートに増幅器出力端子が接続されソースにバッファ回路出力端子が接続されバルクに電圧源が接続された第１トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに電圧源が接続されドレインに第１トランジスタドレイン端子が接続された第２トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに第１トランジスタドレイン端子と第２トランジスタドレインとが接続されドレインにキャパシタの一端が接続された第３トランジスタと、を有するホールド回路。 （もっと読む）

【課題】保持電圧の下降または上昇傾きを良好に調整可能なホールド回路を提供すること。
【解決手段】ホールド回路１０は、入力端子２０、第１出力端子２２、基準電圧端子２４、オペアンプ３０、ダイオード３２、コンデンサ３６、抵抗Ｒ０、電圧発生回路５０、を備えている。コンデンサ３６は、一端が接続点２６に接続され、他端が基準電圧端子２４に接続される。抵抗Ｒ０は、一端が接続点２６に接続される。ダイオード５２のアノードが、オペアンプ３８を介して接続点２６に接続される。抵抗Ｒ０の他端と中間接続点５８とが接続される。オペアンプ３０は、非反転入力端子３０ｂが入力端子２０に接続され、反転入力端子３０ａが接続点２６に接続され、出力端子３０ｃがダイオード３２に接続される。電圧発生回路５０は、ダイオード５２に入力される出力電圧Ｖ２２から変化させたオフセット電圧Ｖ２３を生成して、中間接続点５８から出力する。 （もっと読む）

【課題】Ｓ／Ｎ比を向上させたサンプルホールド回路を提供すること。
【解決手段】入力電圧を入力する入力端子と、入力電圧に基づいたサンプリング電圧をホールドする複数の容量と、入力端子と記複数の容量との間に夫々接続された複数の入力スイッチと、複数の容量のホールド電圧を出力する出力端子と、を備え、複数の容量は、複数の入力スイッチによって異なるタイミングで入力電圧をサンプリングし、複数の容量のホールド電圧の平均化処理を行って出力端子に出力する、構成とした。 （もっと読む）

【課題】安価な構成で適切なタイミングにリセット信号を出力させる。
【解決手段】Ａ／Ｄ変換回路３からデジタル信号として入力されるホールドコンデンサＣのホールド電圧の電圧レベルの増加を検出したときに、増加前後の電圧レベルの差をコンパレータ５ａによって求める。そして、求めた差が所定のしきい値以下である場合は、リセット信号を出力する。よって、入力信号Ｖｉｎの入力に伴うホールドコンデンサＣのホールド電圧の増加量が、ホールド電圧の飽和判断に適した所定のしきい値以下になった時点で、初めてホールドコンデンサＣをリセットしてホールド電圧を放電させる。これにより、ホールドコンデンサＣの１回目のチャージ時点におけるホールド電圧に比べてはるかに、入力信号Ｖｉｎの反転信号の電圧レベルのピーク値に近い値にホールド電圧が達するまで、ホールドコンデンサＣをチャージさせた時点で、リセット信号を確実に出力することができる。 （もっと読む）

【課題】製造ばらつきや、温度変化により、ローパスフィルタの特性ばらつきや特性変動が発生するという課題があった。また、低い周波数ノイズ除去で回路チップが大きくなるという課題があった。これら課題を解決するサンプルアンドホールド回路を提供する。
【解決手段】本発明のサンプルアンドホールド回路は、外部電気信号が入力されるための信号入力端子と、内部電気信号を出力するための信号出力端子と、外部電気信号に起因する電荷を蓄積するよう信号入力端子に接続された第１の電荷蓄積手段と、第１の電荷蓄積手段に接続され、電荷を第１の電荷蓄積手段との容量の比に応じて分配蓄積可能とする第２の電荷蓄積手段と、第１の電荷蓄積手段に電荷を蓄積することと、電荷の分配蓄積ならびにこれに起因する内部電気信号を信号出力端子に出力することとを切り替え制御する制御手段とを有する。 （もっと読む）

【課題】ピークホールド回路において、ドループを抑制してピーク電圧を長時間保持できるドループ補正ピークホールド回路を提供すること。
【解決手段】ピークホールド回路のホールドコンデンサＣ１は、一端をダイオードＤ１のカソードに接続し、他端をドループ補正回路２０に接続してある。ドループ補正回路２０は、ホールドコンデンサＣ２の保持電圧を、増幅回路Ａ３において極性を反転してホールドコンデンサＣ１に印加する。即ちドループ補正回路２０は、ホールドコンデンサＣ１にその保持電圧と逆極性のドループ補正電圧を印加する。ドループ補正電圧の印加によりホールドコンデンサＣ１のドループを長時間抑制できる。 （もっと読む）

【課題】入力信号に対する応答性を向上しつつ、実際の入力信号のピーク値と保持する信号値の差分を減少させることが可能な、信号値保持装置、信号値保持方法、信号値制御システム、信号値制御方法、再生装置、および再生方法を提供する。
【解決手段】入力信号の信号値と所定の帰還信号の信号値の大小関係を判断する判断部と、前記判断部により大きいと判断された方の信号値を保持する第１の保持部と、前記第１の保持部に保持されている信号値から所定値を減じて前記帰還信号として出力する減算部２４０と、前記第１の保持部に保持されている信号値が入力され、前記判断部による前記信号値の大小関係の判断結果に基づき、前記入力信号の信号値の方が前記帰還信号の信号値より小さくなる際に前記第１の保持部から入力された信号値を保持する第２の保持部と、を備える信号値保持装置。 （もっと読む）

本発明に記載されているのは、スイッチトキャパシタアレイ（ＳＣＡ）回路の読み出し時間を短縮する技術である。実現可能であるのは、１０ＭＳＰＳ〜５ＧＳＰＳのサンプリング速度で１２個の差分入力チャネルをサンプリング可能なＳＣＡチップである。アナログ波形は、チャネル当たりに１０２４個のサンプリングセルに記憶することができ、また３３ＭＨｚでクロック制御されるシフトレジスタを介してサンプリングした後、読み出して外部でデジタイゼーションすることができる。上記のサンプリングセルに対する書き込み信号は、チップに形成される一連のインバータ（ドミノ原理）によって生成される。上記のドミノ波は、トリガによってストップされるまで連続して伝わる。読み出しシフトレジスタ４は、クロックに同期して多重化出力部ＭＵＸかまたは個別出力部のいずれかに上記のサンプリングセルの内容を出力し、これはここで外部ＡＤＣによってデジタイズすることができる。上記の波形の一部だけを読み出してデジタイゼーション時間を短縮することができる。高いチャネル密度、４５０ＭＨｚの広いアナログ帯域幅および（オフセット較正後の）０．３５ｍＶの低ノイズによってこのチップは、低出力、高速、高精度の波形デジタイジングに理想的に適合する。先進のＣＭＯＳプロセスにおいて放射に強い設計で作製すれば、本発明のチップは、６４リードのＬＱＦＰ（low profile quad flat pack）および６４ピンのＱＦＮ（quad flat non-leaded package）で利用可能である。
（もっと読む）

【課題】サンプリング精度を向上できるサンプル・ホールド回路をを提供する。
【解決手段】第１の動作モードにおいて、キャパシタ１には、入力端子Ｔｉｎに入力される信号電圧ＶＩＮからオフセット電圧ＶＯＦＳＴを差し引いた電圧が印加される。第２の動作モードになると、演算増幅器ＯＰ１には、キャパシタ１に保持される電圧ＶＳＭＰが入力される。そのため、第２の動作モードでは、キャパシタ１に保持される電圧ＶＳＭＰにオフセット電圧ＶＯＦＳＴを足し合わせた電圧が、演算増幅器ＯＰ１から出力される。このとき、キャパシタ１には、信号電圧ＶＩＮからオフセット電圧ＶＯＦＳＴを差し引いた電圧ＶＳＭＰが保持されているため、これにオフセット電圧ＶＯＦＳＴを足し合わせた電圧は、第１の動作モードにおいて入力端子Ｔｉｎに入力される信号電圧ＶＩＮとほぼ等しくなる。 （もっと読む）