説明

国際特許分類[H01G2/06]の内容

国際特許分類[H01G2/06]に分類される特許

1 - 10 / 222


【課題】電子部品が損傷しにくい電子部品の実装構造及び電子部品の実装方法を提供する。
【解決手段】電子部品1の実装構造2は、第1のソルダーレジスト層31と、第2のソルダーレジスト層32と、第1のランド電極21の第1のソルダーレジスト層31よりも長さ方向Lの一方側部分と第1の外部電極13とを接続している第1のはんだ層51と、第2のランド電極22の第2のソルダーレジスト層32よりも長さ方向Lの他方側部分と第2の外部電極14とを接続している第2のはんだ層52とをさらに備えている。第1のソルダーレジスト層31は、第1のランド電極21の上において、第1の外部電極13の長さ方向Lの他方側端部の下方に位置するように配されている。第2のソルダーレジスト層32は、第2のランド電極22の上において、第2の外部電極14の長さ方向Lの一方側端部の下方に位置するように配されている。 (もっと読む)


【課題】 高密度実装を可能とした固体電解コンデンサを提供すること。
【解決手段】 絶縁板35の上面に陽極リードが導出されたコンデンサ素子と電気的に接続された陰極端子33と、陽極リードに接合された陽極リード体と電気的に接続された陽極端子32を形成し、陽極端子32と陰極端子33には接続されない電気回路であるジャンパー回路34を絶縁板35の下面に形成している。さらに、陽極端子32、陰極端子33およびジャンパー回路34とそれぞれが電気的に接続されたフィレット形成部38a、38b、38c、38dを備え、これらはプリント配線板36の貫通接続部39a、39b、39c、39dの少なくとも側面若しくは裏面まで延伸している。 (もっと読む)


【課題】コンデンサ内蔵基板に形成される配線パターンの設計自由度の低下を抑えることが出来、且つ特性不良が発生し難い積層構造体を提供する。又、その様な積層構造体を備えたコンデンサ内蔵基板の製造方法を提供する。
【解決手段】積層構造体において、第1電極層11は、誘電体層3のうちコンデンサを構成する第1部分31にて、該第1部分31の表面に形成されている。第2電極層12は、第1部分31の裏面に形成されている。第1導電層21は、誘電体層3のうち第1部分31とは異なる第2部分32にて、該第2部分32の表面に形成されると共に、第1電極層11から離間して配置されている。第2導電層22は、第2部分32の裏面に形成されると共に、第2電極層12から離間して配置されている。第1導電部41は、第2部分32をその表面から裏面に貫通すると共に、第1導電層21と第2導電層22とを互いに電気的に接続している。 (もっと読む)


【課題】簡易な構造で電子部品の本体部を傷つける恐れのない保持具、ラジアル部品の固定構造及び電子制御装置を提供する。
【解決手段】本体部に対して接続されると共に屈曲されたリード線を有するラジアル部品を基板上において固定する保持具3であって、上記基板との当接面3Aと反対側に設けられると共に上記本体部が設置される設置部3aと、上記設置部3aから上記当接面3Aに貫通すると共に接着剤が充填される貫通孔3bとを備える。 (もっと読む)


【課題】微小な電子部品またはフレキ基板にはんだ付けする方法および装置を提供する。
【解決手段】電子部品にはんだ付けするための方法であって、第1押さえ板、第1網および複数の穴を有するプレートを順に積層する段階と、前記プレートの前記穴に前記電子部品を挿入する段階と、前記電子部品が挿入された前記プレートの上に第2網および第2押さえ板を順に積層して、ワークを形成する段階と、前記ワーク内の前記電子部品に対してはんだ付けを行う段階と、前記はんだ付けを行った後、過剰に付着したはんだを、有機脂肪酸溶液を噴き付けることによって掻き落とす段階と、を有し、前記はんだ付けを行う段階は、前記電子部品が前記プレートの前記穴内で運動する程度の勢いではんだを噴き付けることにより行われることを特徴とする。 (もっと読む)


【課題】回路設計において高い自由度を得つつ、鳴きを低減することができる実装構造を提供することである。
【解決手段】電子部品10が回路基板50上に実装されている実装構造1。ランド54a,54bは、基板本体52上に設けられ、外部電極12a,12bのそれぞれとはんだ60a,60bにより接続されている。ランド電極54a,54bからはんだ60a,60bの頂上までの高さH1は、ランド電極54a,54bから回路基板50の最も近くに位置するコンデンサ導体32dが端面S3から露出している部分までの高さH2の1.27倍以下である。 (もっと読む)


【課題】コンデンサ内蔵基板の製造方法において、絶縁基材上にコンデンサ素子を搭載する工程を簡略化する。
【解決手段】本発明に係るコンデンサ内蔵基板の製造方法は、貼着工程と、剥離工程と、積層工程とを有する。ここで、貼着工程では、外的な作用を与えることによりコンデンサ素子1の貼着と剥離とが可能なシート80を用いて、該シート80の表面の内、1又は複数の所定領域にコンデンサ素子1を貼着して添付することにより素子添付シート8を作製する。剥離工程では、絶縁基材20上の所定位置に、素子添付シート8を、該素子添付シート8に添付されているコンデンサ素子1を絶縁基材20に向けた姿勢で重ね合わせ、その状態で素子添付シート8に外的な作用を与えることにより、コンデンサ素子1をシート80から剥離して絶縁基材20上に搭載する。積層工程では、該絶縁基材20上に別の絶縁基材20を積層することにより絶縁基板を形成する。 (もっと読む)


【課題】回路設計において高い自由度を得つつ、鳴きを抑制することができる電子部品及び選択方法を提供することである。
【解決手段】積層体11は、複数のセラミック層17が積層されてなり、z軸方向の両端に位置する上面及び底面、互いに対向する端面、並びに、互いに対向している側面を有している。コンデンサ導体30,32は、セラミック層17と共に積層され、かつ、セラミック層17を介して互いに対向している。第1の外部電極及び第2の外部電極は、一方の端面及び一方の側面のそれぞれに設けられ、かつ、コンデンサ導体30と接続されている。第3の外部電極及び第4の外部電極は、他方の端面及び他方の側面のそれぞれに設けられ、かつ、コンデンサ導体32と接続されている。 (もっと読む)


【課題】本発明は、積層セラミックキャパシタの回路基板実装構造に関する。
【解決手段】本発明の積層セラミックキャパシタの回路基板実装構造は、内部電極が形成された誘電体シートが積層され、前記内部電極に並列接続される外部端子電極が両端部に形成された積層セラミックキャパシタの回路基板実装構造であって、前記積層セラミックキャパシタの内部電極と回路基板が水平方向になるように配置され、前記外部端子電極と回路基板のランドとが導電材によって接合され、前記基板とキャパシタの下面との間の間隔Taと、積層セラミックキャパシタの下部側のカバー層の厚さTcとの合計より前記導電材の接合高さTsが低く形成されることによって振動音を著しく減少させることができる作用効果を発揮することができる。 (もっと読む)


【課題】積層コンデンサを搭載するインターポーザーを回路基板に実装した後に、インターポーザーと回路基板との間隙の洗浄を効果的に行えるチップ部品構造体を実現する。
【解決手段】チップ部品構造体1は積層コンデンサ2を搭載するインターポーザー3を備える。インターポーザー3は、基板31、部品接続用電極32A,32B、外部接続用電極33A,33B、および側面電極34A,34Bを備える。部品接続用電極32A,32Bと外部接続用電極33A,33Bとの間は、側面電極34A,34Bにより電気的に接続される。部品接続用電極32A,32Bは積層コンデンサ2の外部電極が接合される。基板31には、両主面に開口して対向する空間同士を連通させる連通孔39Bが形成される (もっと読む)


1 - 10 / 222