【課題】基準チップ特定に用いる目印を半導体ウエハに形成する半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、フォトレジスト膜の形成された半導体ウエハに、露光用マスクを介して第１、第２、第３露光を行う工程を有し、第１露光の第１ショット領域に対し、第２露光の第２ショット領域は第１方向に隣接し、第２ショット領域に対し第３露光の第３ショット領域は第１方向に隣接し、ショット領域は第１方向に交差し対向する第１、第２の辺と、第１方向に平行な第３、第４の辺を有する外周スクライブ領域を有し、第１の辺上に第１パターンが、第２の辺上で第１パターンと対向する位置に第１パターンを内包する透光領域の第２パターンが配置され、第１、第２露光は第１、第２パターンが重ならないように、第２、第３の露光は第１、第２パターンが重なるように行われる。 （もっと読む）

【課題】本発明は、ウェーハの反り及び変形を抑制することができるＳＯＩウェーハの製造方法を提供する。
【解決手段】シリコンウェーハをドナーウェーハとして用い、前記シリコンウェーハの表面と、ハンドルウェーハの表面とを貼り合わせて貼り合わせウェーハを得る工程と、前記貼り合わせ後に、前記シリコンウェーハの一部からなるシリコン薄膜を剥離して前記ハンドルウェーハ上に転写する剥離工程とを少なくとも含むＳＯＩウェーハの製造方法であって、前記貼り合わせる工程が、前記シリコンウェーハ又は前記ハンドルウェーハのうちどちらか一方のウェーハを加熱器具の上面に載置することによって１００〜４００℃に加熱し、他方のウェーハを前記一方のウェーハから一定の間隔をおいて接触させずに該一方のウェーハの上方で保持し、前記載置されたウェーハと前記保持されたウェーハの温度差が５０℃以下となったときに、該載置されたウェーハの表面と該保持されたウェーハの表面とを貼り合わせるＳＯＩウェーハの製造方法を提供する。 （もっと読む）

【課題】選択された物理的寸法、形状、組成、及び、空間的配置を有する高品質印刷可能半導体素子の製造、転写、組み立てのための高歩留りの経路を与える。
【解決手段】大面積基板及び／又はフレキシブル基板を含む基板上へのミクロサイズ及び／又はナノサイズの半導体構造の配列の高精度の位置合わせ転写及び集積を行なう。また、バルクシリコンウエハ等の低コストバルク材料から印刷可能半導体素子を形成する方法、及び、広範囲の機能的な半導体デバイスを形成するための多目的で商業的に魅力的な印刷ベースの製造ブラットフォームを可能にするスマート材料処理を行う。 （もっと読む）

【課題】結晶成長用基板に形成した半導体結晶層を転写先基板に転写する場合の犠牲層のエッチング速度を高める。
【解決手段】半導体結晶層形成基板の上に犠牲層および半導体結晶層を順に形成するステップと、犠牲層の一部が露出するように半導体結晶層をエッチングし、半導体結晶層を複数の分割体に分割するステップと、転写先基板に接することとなる半導体結晶層形成基板側の第１表面と、第１表面に接することとなる転写先基板側の第２表面と、が向かい合うように、半導体結晶層形成基板と転写先基板とを貼り合わせるステップと、半導体結晶層形成基板および転写先基板をエッチング液に浸漬して犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体結晶層形成基板とを分離するステップと、を有し、前記半導体結晶層が、Ｇｅ_ｘＳｉ_１−ｘ（０＜ｘ≦１）からなる、複合基板の製造方法を提供する。 （もっと読む）

【課題】固体素子が損傷しにくい、固体素子を有するデバイスの製造方法を提供する。
【解決手段】第一基板１を準備する第一基板準備工程と、前記第一基板１上に剥離層２を形成する剥離層形成工程と、前記剥離層２が形成された前記第一基板１の前記剥離層２上に第二基板３を剥離可能に形成する第二基板形成工程と、前記第二基板３及び前記剥離層２が形成された前記第一基板１の前記第二基板２上に固体素子４を形成する固体素子形成工程と、前記固体素子４、前記第二基板３、及び前記剥離層２が形成された前記第一基板１の前記第二基板３及び前記剥離層２のいずれか一方又は両方に外力を加えることで、前記第二基板３から前記剥離層２及び前記第一基板１を剥離する剥離工程と、を備えることを特徴とする固体素子４を有するデバイスの製造方法。 （もっと読む）

【課題】閾値電圧ばらつきを改善した半導体装置の製造方法を提供する。
【解決手段】ＳＯＩ基板を用いた半導体装置の製造方法において、活性層基板を酸化して埋め込み酸化膜４ｂを生成する工程と、支持基板３表面に、ＭＯＳトランジスタ１の閾値電圧を決定するためのチャネルドープ１０を行う工程と、支持基板３と活性層基板５とを前記埋め込み酸化膜を介して貼り合せる工程と、活性層基板を部分的に除去し埋め込み酸化膜４ａを露出させる工程と、埋め込み酸化膜４ａ上にゲート電極６ａを形成する工程と、を含む半導体装置の製造方法とする。 （もっと読む）

【課題】活性層の厚さを所望の規格内に容易に制御することができる接合ウェーハの製造方法を提供する。
【解決手段】支持用ウェーハと活性層用ウェーハとを接合し、接合体を形成し、面内複数個所の活性層の厚さを測定する。活性層の厚さの最大値から活性層規格値の最大値を減ずることで、研磨後の活性層の厚さが活性層規格値を満たすために最低限必要な研磨量である必要取り代を算出し、かつ、活性層の厚さの最小値から活性層規格値の最小値を減ずることで、研磨後の活性層の厚さが活性層規格値を満たすために最大限許容される研磨量である限界取り代を算出する。必要取り代、限界取り代および研磨レートから必要研磨時間と限界研磨時間を算出し、この間の研磨時間で接合体を研磨する。 （もっと読む）

【課題】固体素子を損傷させにくい、固体素子を有するデバイスの製造方法を提供する。
【解決手段】可撓性基板１及び剛性基板２を準備する基板準備工程と、可撓性基板の片側に紫外線３を部分的に照射して紫外線照射領域４と紫外線非照射領域を形成する第１の紫外線照射工程と、剛性基板の片側に紫外線を照射して紫外線照射領域５を形成する第２の紫外線照射工程と、可撓性基板の紫外線照射領域９及び剛性基板の紫外線照射領域１１を片側同士が対向するように接触させて、可撓性基板及び剛性基板が直に固着している複合体６を形成する複合体形成工程と、複合体の可撓性基板の紫外線非照射領域１０に固体素子７を形成する固体素子形成工程と、複合体の可撓性基板の紫外線非照射領域で可撓性基板を切断する可撓性基板切断工程と、複合体から剛性基板を分離する剛性基板分離工程と、を有する製造方法。 （もっと読む）

【課題】貼り合わせＳＯＩウェーハの反りを予め算出する方法を提供する。
【解決手段】ボンドウェーハ１とベースウェーハ２とを貼り合わせた後、ボンドウェーハ１を薄膜化することによって、ベースウェーハ２上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなる構造のＳＯＩウェーハ３を作製し、エピタキシャル層を成長することによって作製される貼り合わせＳＯＩウェーハの反りを算出する方法であって、シリコン単結晶ウェーハにエピタキシャル成長を行った際に発生する反りＡを算出し、エピタキシャル成長用ＳＯＩウェーハのＢＯＸ層の厚さに起因する反りＢを算出し、さらに、貼り合わせ前のベースウェーハの反りの実測値を反りＣとし、これらの反りの総和（Ａ＋Ｂ＋Ｃ）を、貼り合わせＳＯＩウェーハの反りとして算出することを特徴とする貼り合わせＳＯＩウェーハの反りを算出する方法。 （もっと読む）

【課題】基板保持具に保持されている基板の移載状態とその詳細情報とを同じ画面上に同
時に表示させる。
【解決手段】複数の基板を載置した基板保持具を炉内に搬入して所定の処理を行う基板処
理装置であって、各基板の移載状況と、各基板の割れ検知結果情報と、割れ検知結果情報
で異常とされた基板の復旧状況と、を操作画面上に表示させる。 （もっと読む）