【課題】低抵抗で、かつ接合リーク電流の少ないＣｏシリサイド層を形成することのできるサリサイドプロセスを提供する。
【解決手段】Ｃｏ純度が９９．９９％以上で、ＦｅおよびＮｉの含有量が１０ｐｐｍ以下、より好ましくはＣｏ純度が９９．９９９％の高純度Ｃｏターゲットを用いたスパッタリング法によってウエハの主面上に堆積したＣｏ膜をシリサイド化することにより、ＭＯＳＦＥＴのゲート電極（８ｎ、８ｐ）、ソース、ドレイン（ｐ^＋型半導体領域１３、ｎ^＋型半導体領域１４）の表面に低抵抗で接合リーク電流の少ないＣｏＳｉ_２層（１６ｂ）を形成する。 （もっと読む）

【課題】ＭＩＳトランジスタにおけるシリコン混晶層からなるソースドレイン領域を、不純物の拡散による不具合を防止しながらチャネル領域に近づけることができるようにする。
【解決手段】半導体装置は、半導体基板１０からなるｎ型の活性領域の上に、ゲート絶縁膜１２を介在させて形成されたゲート電極１３と、活性領域におけるゲート電極１３の両側方の領域に形成されたｐ型ソースドレイン領域２０と、活性領域における各ｐ型ソースドレイン領域２０の側面からそれぞれゲート電極１３の下側に向かって形成されたｎ型ポケット領域１８とを有している。ｐ型ソースドレイン領域２０は、シリコンとIV族元素との混晶層からなり、混晶層は、ゲート長方向におけるゲート電極側の側面がゲート電極側に突き出す凸部２０ａを有している。凸部２０ａの先端は、ポケット領域１８によって覆われている。 （もっと読む）

【課題】埋込みビットラインのビットラインコンタクトの形成方法を提供する。
【解決手段】半導体基板をエッチングして複数のピラー１１５を形成するステップと、ピラーの側壁に第1保護膜１２０を蒸着するステップと、第1保護膜が蒸着されたピラーをマスクとして半導体基板を1次エッチングするステップと、1次エッチングされた半導体基板及びピラーの側壁に第1絶縁膜１２５を形成するステップと、第1絶縁膜が形成されたピラーをマスクとして半導体基板を2次エッチングするステップと、2次エッチングされた半導体基板の表面に第2保護膜１３０及び第2絶縁膜１３５を形成するステップと、第2絶縁膜を含むピラーの側壁にバリア膜１４０を蒸着するステップと、ピラーの一側面のバリア膜、第1及び第2絶縁膜を除去し、第1保護膜及び第2保護膜により画成されるコンタクトホールを形成するステップと、を含む。 （もっと読む）

半導体デバイスを形成する方法であって、この方法は、半導体層を準備するステップと、半導体層上に第１の金属の第１の層を準備するステップとを含む。第１の金属の第１の層上に第２の層を準備することができる。第２の層は、シリコン層及び第２の金属の層を含むことができ、第１の金属及び第２の金属は異なり得る。第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。関連するデバイス、構造体、及び他の方法もまた説明される。 （もっと読む）

【課題】特性インピーダンスを小さくできるために、超高周波又は超高速信号の伝送時においても反射や放射が少なく、かつ低損失である回路材料を提供する。
【解決手段】単一元素からなる原子層が単層若しくは複数層で構成する導体層と、導体層を構成する元素同士間の原子間結合よりもより安定な結合を形成する単一又は復数の元素からなる原子層が単層若しくは複数層で構成する拘束層とからなり、前記導体層と拘束層の原子同士が原子的整合状態（ヘテロ構造）で積層することを特徴とする回路材料の電気抵抗低下方法。 （もっと読む）

【課題】グラフェン膜と金属電極との間の接触抵抗を低減してグラフェン膜と金属電極とが良好に電気的接合された回路装置を提供する。
【解決手段】本発明に係るグラフェン膜と金属電極とが電気的接合した回路装置は、単層または複数層からなるグラフェン膜を利用した回路装置であって、前記グラフェン膜と直接接触する下地層としての酸化アルミニウム膜が前記グラフェン膜の下部のみに形成されており、前記酸化アルミニウム膜の組成がAl_2-xO_3+x（x ≧ 0）であり、前記グラフェン膜と金属電極とが直接接合し、該接合箇所には凹凸構造が形成され、前記凹凸構造は、前記酸化アルミニウム膜に形成された少なくとも１つのコーン状凹部と、前記コーン状凹部を含む前記酸化アルミニウム膜の表面に沿って該表面と平行に成長した前記グラフェン膜と、前記グラフェン膜を覆いかつ前記コーン状凹部を埋めるように形成された前記金属層とから構成されていることを特徴とする。 （もっと読む）

【課題】金属膜を埋め込む工程を有する電子部品の製造方法を提供する。
【解決手段】複数のマグネットが多角形格子の格子点の位置にかつ隣接するマグネットが異極性となるように配置された磁石ユニットによりターゲット表面に磁場を形成させながら、ＰＣＭスパッタリング法により、凹部が形成された被処理体に窒化チタンを含むバリア層を成膜する第１の工程と、前記バリア層上に直接低融点金属層を、前記低融点金属層が流動可能な温度条件下で充填する第２の工程と、を有することを特徴とする電子部品の製造方法。 （もっと読む）

【課題】 チャネルの高い移動度と、優れた縦方向耐圧とを得た上で、安定して低いオン抵抗を確保することができる、半導体装置等を提供する。
【解決手段】本発明の半導体装置は、ｎ型ドリフト層４／ｐ型層６／ｎ型表層８を含むＧａＮ系積層体１５、に形成され、ＧａＮ系積層体には、開口部５が設けられ、再成長層２７と、ゲート電極１１と、ソース電極３１と、ドレイン電極３９とを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、チャネルが二次元電子ガスであり、ｐ型層６とｎ型表層８との間、および開口部を囲むＧａＮ系積層体の端面と再成長層との間、の少なくとも一方に、ＧａＮよりも格子定数が小さいエピタキシャル層が挿入されていることを特徴とする。 （もっと読む）

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】表示装置の形成方法は、基板上に下地絶縁層を設け、その層上に配線パターンに沿った第１の銅拡散防止層を設ける。次に、その第１の銅拡散防止層上面に第１の銅拡散防止層の幅より僅かに狭い銅配線層を積層し、銅配線層の全表面を覆うように、第２の金属拡散防止層を設ける方法である。 （もっと読む）

【課題】ＣＶＤ法を用いて良質なルテニウム薄膜を形成させるためには、低温で薄膜を形成させることが必要であり、熱に対して高い反応性を有するルテニウム化合物が望まれていた。
【解決手段】（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム及び（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムに対して０．１〜１００重量％のビス（２，４−ジメチルペンタジエニル）ルテニウムを含有するルテニウム錯体混合物を原料として用い、ＣＶＤ法等によりルテニウム含有膜を製造する。 （もっと読む）