【課題】複数の材料を積層してパターンを形成することによって、一種類の材料では得られなかった機能性をパターンに付与する。
【解決手段】機能液を基板上に配置させてパターンを形成する方法であって、上記基板Ｐ上に上記パターンの形成領域に応じたバンクＢを形成する工程と、上記バンク間３４に第１の機能液Ｘ１を配置する工程と、配置された上記第１の機能液Ｘ１上に第２の機能液Ｘ２を配置する工程と、上記バンク間に積層した上記第１の機能液Ｘ１と上記第２の機能液Ｘ２とに対して所定の処理を施すことによって複数の材料が積層されてなる上記パターン３３を形成する工程とを有する。 （もっと読む）

【課題】新規なＡｇ／Ａｌ包含組成物および半導体デバイスの提供。
【解決手段】（ａ）（１）Ａｌ、Ｃｕ、Ａｕ、Ａｇ、ＰｄおよびＰｔ；（２）Ａｌ、Ｃｕ、Ａｕ、Ａｇ、ＰｄおよびＰｔの合金；および（３）それらの混合物から選択される導電性金属粒子と、（ｂ）Ｐｂフリーであるガラスフリットと、（ｃ）有機媒体とを含み、成分（ａ）および（ｂ）が成分（ｃ）中に分散されており、該導電性金属粒子の平均直径が０．５〜１０．０μｍの範囲内である導電性厚膜組成物、および該組成物から形成される電極ならびに該電極を含む半導体デバイス（例えば、太陽電池）。 （もっと読む）

【課題】 タンタルを含む材料と、窒化珪素とのエッチング選択比を容易に制御可能としたエッチング方法及びこれを用いた電子デバイスの製造方法を提供する。
【解決手段】 タンタルを含む材料からなる第１の部分と、窒化珪素からなる第２の部分と、を有する被処理体をエッチングするエッチング方法であって、エッチングガスに窒素を添加した第１の混合ガスを用いて前記第２の部分をドライエッチングすることを特徴とするエッチング方法を提供する。 （もっと読む）

【課題】素子の高効率化およびコンパクト化が可能な，有機エレクトロルミネッセンス素子及びその製造方法を提供する。
【解決手段】基板３００上に半導体層３１０，ゲート電極３３０及びソース／ドレイン電極３５０，３５５を含む薄膜トランジスタ，及びソース／ドレイン電極３５０，３５５と接続される第１の電極３６０を同一層に形成し，第１の電極３６０上に積層され，少なくとも有機発光層を有する有機膜層３８０と，有機膜層３８０上に積層される第２の電極３９０とを含み，ソース／ドレイン電極及び第１の電極は，透明導電膜と，透明導電膜の下部に，０.１〜０.３原子％のＳｍ，０.１〜０.５原子％のＴｂ，０.１〜０.４原子％のＡｕ及び０.４〜１.０原子％のＣｕを含むＡｇ合金で形成される反射膜とを含んで形成される有機エレクトロルミネッセンス素子が提供される。 （もっと読む）

【課題】二次元正孔ガスの電気伝導を避けることができる構造を有しておりWruzite構造の窒化物系材料から成る電界効果トランジスタを提供する。
【解決手段】ＡｌＮ支持基体１３は、Wruzite構造を有する結晶からなり、導電性或いは絶縁性の支持体である。ＡｌＮエピタキシャル層１５は、ＡｌＮ支持基体１３のＮ面エリア上に設けられている。ＧａＮエピタキシャル層１７は、ＡｌＮエピタキシャル層１５上に設けられている。ゲート電極１９は、ＧａＮエピタキシャル層１７上に設けられており、該ＧａＮエピタキシャル層１７にショットキ接合する。ゲート電極１９は、二次元電子ガス２３の伝導を制御する。ソース電極２５およびドレイン電極２７には、該ゲート電極１９によって制御される電流が流れる。ヘテロ接合２１の界面に二次元正孔ガスが形成されることなく、電界効果トランジスタ１１の伝導が二次元電子ガス２３を介して提供される。 （もっと読む）

【課題】従来の半導体装置では、過電圧から素子を保護するために設けられた保護ダイオードの耐圧特性が向上しないという問題があった。
【解決手段】本発明の半導体装置では、基板２上のエピタキシャル層３には、素子保護用の保護ダイオード１が構成されている。エピタキシャル層３表面にはショットキーバリア用金属層１４が形成され、ショットキーバリア用金属層１４の端部２０の下方にはＰ型の拡散層９が形成されている。そして、Ｐ型の拡散層９よりカソード領域側にフローティング状態のＰ型の拡散層１０、１１が形成され、アノード電位が印加された金属層１８と容量結合している。この構造により、空乏層の大きな曲率変化を低減し、保護ダイオード１の耐圧特性を向上させている。 （もっと読む）

【課題】 電極層の電気的特性の悪化を抑制できるようにする。
【解決手段】 ゲート電極分離領域ＧＶに形成された第１の多結晶シリコン層５を除去する工程の前に、ゲート電極形成領域ＧＣに形成されたシリコン窒化膜１０、ＷＳｉ膜９、第３の多結晶シリコン層８、ＯＮＯ膜７、第２の多結晶シリコン層６の側壁を保護するための保護膜１４を形成しているため、これらの各層６〜１０を保護することができ第１の多結晶シリコン層５をエッチング処理するときの各層６〜１０の機能低下を抑制できる。 （もっと読む）

【課題】 良好な電気的特性のトランジスタが得られるようにし、これによって半導体装置の微細化や高密度化を可能にし、さらには３次元に積み重ねることをも可能にした、半導体装置の製造方法とこの製造方法によって得られる半導体装置を提供する。
【解決手段】 基体１上に形成された結晶性半導体膜３のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、第２の部分および第３の部分にそれぞれソース及びドレインを形成する第２の工程とを備える。第２の工程において、少なくとも第２の部分および第３の部分に対して加熱処理を施すことにより、第１の部分の少なくとも一部をシードとする第２の部分及び第３の部分の固相エピタキシー過程を誘起する。 （もっと読む）

【課題】 ＬＯＣＯＳオフセット構造を採らなくても、トランジスタの耐圧が高い半導体装置の提供を提供する。
【解決手段】 ＭＯＳトランジスタ１００のゲート電極１１とドレインプラグ１７との間のシリコン基板１上に、絶縁膜７を介して電界集中緩和用のスポットプラグ１９が設けられており、このスポットプラグ１９は、ゲート電極２１の上方まで延ばされたソース電極２１に接続している。このような構成であれば、ゲート電極１１下とドレイン領域５との境界部分は、スポットプラグの影響を受けて電界集中が緩和され、その勾配が緩やかになる。 （もっと読む）

【課題】コンタクト物質で低温熱工程によりエピタキシャルシリコンを形成しながらも、エピタキシャルシリコンの有する高い自らの比抵抗値によるコンタクト抵抗の増加を防止できるエピタキシャルシリコンをコンタクトとする半導体素子及びその製造方法を提供する。
【解決手段】固相エピタキシー工程を用いたエピタキシャル層と、前記エピタキシャル層上の第１金属層と、前記第１金属層上の窒化物系バリヤメタルと、前記バリヤメタル上の第２金属層と、前記エピタキシャル層と第１金属層との間に形成された金属シリサイドとを含む。 （もっと読む）