【課題】電気的性能とはんだの接着性との両方が改善された半導体デバイスを製造する、新規な組成物および方法を提供すること。
【解決手段】本発明は、（ａ）導電性銀粉末と、（ｂ）粒径が７ナノメートルから１００ナノメートル未満の範囲内にあるＺｎ含有添加剤と、（ｃ）軟化点が３００から６００℃の範囲内にあるガラスフリットとが、（ｄ）有機媒体中に分散されている、厚膜導電性組成物を対象とする。
本発明はさらに、半導体デバイスと、ｐ−ｎ接合を有する半導体およびこの半導体の主要面上に形成された絶縁膜からなる構造要素から半導体デバイスを製造する方法とを対象とし、この方法は、（ａ）前記絶縁膜上に、上述の厚膜組成物を付着させるステップと、（ｂ）前記半導体、絶縁膜、および厚膜組成物を焼成して、電極を形成するステップとを含むものである。 （もっと読む）

【課題】 インダクタの形状を変えることなく、インダクタンス値を変化させることが可能である可変インダクタを提供する。
【解決手段】 複数の薄膜コイル２，３を備え、この複数の薄膜コイル２，３のうち、少なくとも１つの薄膜コイル３に対してアクチュエータ５が設けられ、このアクチュエータ５が、熱膨張によって曲がることにより薄膜コイル３を移動させる構成である可変インダクタ１０を構成する。 （もっと読む）

【課題】高い絶縁性を有し有機半導体層への悪影響の少ない絶縁層を有する有機半導体素子を提供する。
【解決手段】有機半導体層と、絶縁層とを少なくとも有する有機半導体素子において、該絶縁層の一部もしくは全部が樹脂と架橋剤との硬化物からなり、該樹脂が水酸基を有する有機樹脂を含み、該架橋剤が２個以上の架橋基を有する化合物を含み、該架橋基の少なくとも一つがメチロール基もしくはＮＨ基であり、前記樹脂と前記架橋剤との総量１００重量部中の前記架橋剤の混合量が１５重量部以上４５重量部以下である有機半導体素子。 （もっと読む）

【課題】非シリサイド形成領域にシリサイド化防止膜を選択的に形成することによって、シリサイド形成領域に所望のシリサイド膜を確実に形成する。
【解決手段】半導体基板にゲート電極４ａ、４ｂ、４ｃ及びｎ型ソース・ドレイン領域９ａ、９ｂを形成した後、基板上の全面に炭素含有絶縁膜１５及び保護絶縁膜１０を順次形成する。その後、レジスト１１をマスクにして、シリサイド形成領域ＡｒｅａＡの保護絶縁膜１０を除去した後、レジスト１１をＯ₂アッシングによって除去する。このとき、シリサイド形成領域ＡｒｅａＡの炭素含有絶縁膜１５を改質して改質絶縁膜１５ａを形成する。その後、改質絶縁膜１５ａを選択的に除去した後、非シリサイド形成領域ＡｒｅａＢの炭素含有絶縁膜１５をシリサイド化防止膜にして、シリサイド形成領域ＡｒｅａＡにシリサイド膜１２ａ、１２ｂを選択的に形成する。 （もっと読む）

【課題】安定した性能を示す半導体装置を提供すること。
【解決手段】酸化膜およびゲート配線により区画された半導体基板上の所定の位置に設け
られたソースおよび／またはドレインせり上げ構造を備えた半導体装置であって、
前記ソースおよび／またはドレインせり上げ構造の上端部の形状の、前記半導体基板法
線方向に沿った前記半導体基板上に対する正射投影像が、対応する前記酸化膜および前記
ゲート配線により区画された前記半導体基板上の所定の形状と略一致し、かつ、前記ソー
スおよび／またはドレインせり上げ構造のうち、前記半導体基板と平行な平面で切断して
得られる断面の、前記半導体基板法線方向に沿った前記半導体基板上に対する正射投影像
の少なくとも一つが、対応する前記酸化膜および前記ゲート配線により区画された前記半
導体基板上の所定形状よりも大きいことを特徴とする半導体装置。 （もっと読む）

【課題】キャパシタを配置する構造においてキャパシタ絶縁膜や上部電極界面に与えられたダメージを効率よく回復させる半導体装置及びその製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置は、半導体基板（１０１）の上方に形成された、下部電極（１１５）とＭＯｘ型導電性酸化物（Ｍは金属元素、Ｏは酸素元素、ｘ＞０）を含む電極膜を有する上部電極（１１７）とで誘電体膜（１１６）を挟んでなるキャパシタと、前記上部電極に接続されたコンタクト（１２２）と、を備え、前記電極膜は、前記コンタクト直下の膜厚がその他の部分の膜厚に比べて薄い。 （もっと読む）

【課題】 銅の配線材料に対して有効なバリヤメタル層を提供する。
【解決手段】 シリコン層或いはシリコンを含むシリコン含有層６４と銅層６８，７０との間に介在されてシリコンの吸い上げを防止するためのバリヤメタル層において、前記バリヤメタル層としてＴｉＳｉＮ膜６６を用いる。これにより、銅の配線材料に対して有効なバリヤメタル層とする。 （もっと読む）

【課題】 エミッタサイズを縮小でき、且つ製造コストを低減することができるＨＢＴを実現する。
【解決手段】 高濃度ｎ型の第１サブコレクタ層１０２上に、バンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層１０８と、ｉ型又は低濃度ｎ型のコレクタ層１０３と、高濃度ｐ型のベース層１０４と、バンドギャップの大きい材料からなるｎ型のエミッタ層１０５と、高濃度ｎ型のエミッタキャップ層１０６と、バンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層１０７とが順次形成されている。エミッタコンタクト層１０７からは、エミッタ電極を兼ねる配線１１５Ａが引き出され、エミッタ層１０５からは、ベース電極を兼ねる配線１１５Ｂが引き出され、第２サブコレクタ層１０８からは、コレクタ電極を兼ねる配線１１５Ｃが引き出されている。 （もっと読む）

【課題】微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法を提供する。
【解決手段】基板上の被エッチング膜上に第１ピッチを有して第１方向に反復形成される複数の第１ラインパターン（第１ＬＰ）からなる第１ハードマスクパターン（第１ＨＭＰ）を形成する段階と、第１ＬＰのうち相互隣接した２個の第１ＬＰの間にリセスが形成される上面を有するように第１ＨＭＰの上面及び側壁を均一な厚さに覆う第１膜を形成する段階と、第１膜上のリセス内で第１方向に延長される第２ＬＰからなる第２ＨＭＰを形成する段階と、第１及び第２ＨＭＰをエッチングマスクとして第１膜を異方性エッチングして、第１ＬＰと第２ＬＰとの間で被エッチング膜を露出させる段階と、第１ＨＭＰ及び第２ＨＭＰをエッチングマスクとして被エッチング膜を異方性エッチングする段階と、を含むことを特徴とする半導体素子の微細パターン形成方法である。 （もっと読む）

【課題】電気的性能とはんだの接着性の両方を改善する半導体デバイスを製造する、新規な組成物および方法を提供すること。
【解決手段】本発明は、（ａ）導電性銀粉末と、（ｂ）Ｍｎ含有添加剤と、（ｃ）軟化点が３００から６００℃の範囲内にあるガラスフリットとが、（ｄ）有機媒体中に分散されている、厚膜導電性組成物を対象とする。
本発明はさらに、半導体デバイスと、ｐ−ｎ接合を有する半導体およびこの半導体の主要面上に形成された絶縁膜からなる構造要素から半導体デバイスを製造する方法とを対象とし、この方法は、（ａ）前記絶縁膜上に、上述の厚膜組成物を付着させるステップと、（ｂ）前記半導体、絶縁膜、および厚膜組成物を焼成して、電極を形成するステップとを含むものである。 （もっと読む）