説明

国際特許分類[H01L21/28]の内容

国際特許分類[H01L21/28]の下位に属する分類

国際特許分類[H01L21/28]に分類される特許

5,151 - 5,160 / 6,199


【課題】 半導体装置の耐圧を低下させないで、半導体装置の温度上昇を抑制する。
【解決手段】 半導体装置10は、n型のドリフト領域26と、p型のボディ領域28と、n型のエミッタ領域36と、エミッタ電極52と、ゲート電極34を備えている。さらに、半導体装置10は、ボディ領域28のエミッタ領域36側の表面からドリフト領域26側に向けて伸びているとともに、トレンチ絶縁膜42で被覆されている熱伝導性部材44が充填されている放熱用トレンチ40を備えている。熱伝導性部材44の熱伝導度が、各半導体領域及びゲート電極34を形成している材料の熱伝導度よりも大きいことを特徴としている。 (もっと読む)


【課題】 低仕事関数金属の不適切な熱安定性のために、nFET仕事関数とpFET仕事関数との両方を適正にするために用いることができるゲート・スタックを有するCMOS構造体を提供すること。
【解決手段】 本発明は、半導体基板の1つの領域上に配置された少なくとも1つのnMOSデバイスと、半導体基板の別の領域上に配置された少なくとも1つのpMOSデバイスとを含む、CMOS構造体に向けられる。本発明によれば、少なくとも1つのnMOSデバイスは、ゲート誘電体と、4.2eV未満の仕事関数を有する低仕事関数の元素状金属と、その場金属キャッピング層と、ポリシリコン・カプセル化層とを含むゲート・スタックを含み、少なくとも1つのpMOSデバイスは、ゲート誘電体と、4.9eVより大きい仕事関数を有する高仕事関数の元素状金属と、金属キャッピング層と、ポリシリコン・カプセル化層とを含むゲート・スタックを有する。本発明はまた、こうしたCMOS構造体を製造する方法も提供する。 (もっと読む)


【課題】電気的性能とはんだの接着性との両方が改善された半導体デバイスを製造する、新規な組成物および方法を提供すること。
【解決手段】本発明は、(a)導電性銀粉末と、(b)粒径が7ナノメートルから100ナノメートル未満の範囲内にあるZn含有添加剤と、(c)軟化点が300から600℃の範囲内にあるガラスフリットとが、(d)有機媒体中に分散されている、厚膜導電性組成物を対象とする。
本発明はさらに、半導体デバイスと、p−n接合を有する半導体およびこの半導体の主要面上に形成された絶縁膜からなる構造要素から半導体デバイスを製造する方法とを対象とし、この方法は、(a)前記絶縁膜上に、上述の厚膜組成物を付着させるステップと、(b)前記半導体、絶縁膜、および厚膜組成物を焼成して、電極を形成するステップとを含むものである。 (もっと読む)


【課題】ゲート電極近傍の過度のエッチングを抑制する方法を提供する。
【解決手段】 パターニングすべき膜43,44が形成された基板の上にアモルファスカーボン膜46を形成する。アモルファスカーボン膜46の表面上に所定の領域にパターニングされたレジストパターン47を形成する。レジストパターン47をマスクとして、アモルファスカーボン膜と、パターニングすべき膜の少なくとも下層部分43を残して一部上層部分をエッチングする。その後、レジストパターン47を除去する。さらに、アモルファスカーボン膜46をマスクとして、パターニングすべき膜の少なくとも下層部分43を選択的にエッチングする。 (もっと読む)


【課題】 インダクタの形状を変えることなく、インダクタンス値を変化させることが可能である可変インダクタを提供する。
【解決手段】 複数の薄膜コイル2,3を備え、この複数の薄膜コイル2,3のうち、少なくとも1つの薄膜コイル3に対してアクチュエータ5が設けられ、このアクチュエータ5が、熱膨張によって曲がることにより薄膜コイル3を移動させる構成である可変インダクタ10を構成する。 (もっと読む)


【課題】高い絶縁性を有し有機半導体層への悪影響の少ない絶縁層を有する有機半導体素子を提供する。
【解決手段】有機半導体層と、絶縁層とを少なくとも有する有機半導体素子において、該絶縁層の一部もしくは全部が樹脂と架橋剤との硬化物からなり、該樹脂が水酸基を有する有機樹脂を含み、該架橋剤が2個以上の架橋基を有する化合物を含み、該架橋基の少なくとも一つがメチロール基もしくはNH基であり、前記樹脂と前記架橋剤との総量100重量部中の前記架橋剤の混合量が15重量部以上45重量部以下である有機半導体素子。 (もっと読む)


【課題】非シリサイド形成領域にシリサイド化防止膜を選択的に形成することによって、シリサイド形成領域に所望のシリサイド膜を確実に形成する。
【解決手段】半導体基板にゲート電極4a、4b、4c及びn型ソース・ドレイン領域9a、9bを形成した後、基板上の全面に炭素含有絶縁膜15及び保護絶縁膜10を順次形成する。その後、レジスト11をマスクにして、シリサイド形成領域AreaAの保護絶縁膜10を除去した後、レジスト11をO2アッシングによって除去する。このとき、シリサイド形成領域AreaAの炭素含有絶縁膜15を改質して改質絶縁膜15aを形成する。その後、改質絶縁膜15aを選択的に除去した後、非シリサイド形成領域AreaBの炭素含有絶縁膜15をシリサイド化防止膜にして、シリサイド形成領域AreaAにシリサイド膜12a、12bを選択的に形成する。 (もっと読む)


【課題】安定した性能を示す半導体装置を提供すること。
【解決手段】酸化膜およびゲート配線により区画された半導体基板上の所定の位置に設け
られたソースおよび/またはドレインせり上げ構造を備えた半導体装置であって、
前記ソースおよび/またはドレインせり上げ構造の上端部の形状の、前記半導体基板法
線方向に沿った前記半導体基板上に対する正射投影像が、対応する前記酸化膜および前記
ゲート配線により区画された前記半導体基板上の所定の形状と略一致し、かつ、前記ソー
スおよび/またはドレインせり上げ構造のうち、前記半導体基板と平行な平面で切断して
得られる断面の、前記半導体基板法線方向に沿った前記半導体基板上に対する正射投影像
の少なくとも一つが、対応する前記酸化膜および前記ゲート配線により区画された前記半
導体基板上の所定形状よりも大きいことを特徴とする半導体装置。 (もっと読む)


【課題】キャパシタを配置する構造においてキャパシタ絶縁膜や上部電極界面に与えられたダメージを効率よく回復させる半導体装置及びその製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置は、半導体基板(101)の上方に形成された、下部電極(115)とMOx型導電性酸化物(Mは金属元素、Oは酸素元素、x>0)を含む電極膜を有する上部電極(117)とで誘電体膜(116)を挟んでなるキャパシタと、前記上部電極に接続されたコンタクト(122)と、を備え、前記電極膜は、前記コンタクト直下の膜厚がその他の部分の膜厚に比べて薄い。 (もっと読む)


【課題】 銅の配線材料に対して有効なバリヤメタル層を提供する。
【解決手段】 シリコン層或いはシリコンを含むシリコン含有層64と銅層68,70との間に介在されてシリコンの吸い上げを防止するためのバリヤメタル層において、前記バリヤメタル層としてTiSiN膜66を用いる。これにより、銅の配線材料に対して有効なバリヤメタル層とする。 (もっと読む)


5,151 - 5,160 / 6,199