説明

国際特許分類[H01L21/28]の内容

国際特許分類[H01L21/28]の下位に属する分類

国際特許分類[H01L21/28]に分類される特許

5,201 - 5,210 / 6,199


【課題】半導体基板と半導体基板上に形成されたドープされた導電膜を含む半導体素子を提供する。
【解決手段】拡散バリヤ膜がドープされた導電膜上に形成される。拡散バリヤ膜は、非晶質半導体物質を含む。オーミックコンタクト膜が拡散バリヤ膜上に形成される。金属バリヤ膜がオーミックコンタクト膜上に形成される。金属膜が金属バリヤ膜上に形成される。これにより、界面抵抗を所望の範囲内に維持できながら、オーミックコンタクト膜下部の導電体にドープされた不純物が外部に拡散することを効果的に防止できて、多層構造を採用した半導体素子の反転キャパシタンス特性などを向上させることができる。 (もっと読む)


【課題】 埋込配線の形成方法に関し、比誘電率の増加をもたらすことなくエッチング残渣を除去するとともに、金属の浸食をもたらすことなく配線露出表面の清浄化を行う。
【解決手段】 下層の配線1を露出させるための開口を伴う配線溝孔エッチング後に、プラズマ励起により配線上の残渣5を剥離処理したのち、大気中に晒すことなく、気体状態の有機系ガス6により配線の露出部表面の清浄化処理を行う。 (もっと読む)


【課題】手短で、高速であり、経済的に微細回路配線を形成することができる基板の表面処理方法、配線形成方法、配線形成装置及び配線基板が提示される。
【解決手段】本発明による基板の配線形成方法は、アルカリ金属化合物を含む表面処理液を吐出方式にてベースフィルム上の配線パターンに応じて選択的に吐出させる基板の表面処理段階、表面処理された配線に応じて金属ナノ粒子を含む導電性インクを吐出させる導電性インクの吐出段階、及び導電性インクが吐出されたベースフィルムを還元性雰囲気中で焼成させる焼成段階を含むことができる。 (もっと読む)


【課題】 蒸着リフトオフという高価な工程を使用せずに、ゲート電極、ソース電極およびドレイン電極の位置合わせ精度を向上させ、ゲート電極に対するソース電極およびドレイン電極の重なりを小さい薄膜トランジスタ製造方法の提供。
【解決手段】本発明の薄膜トランジスタの製造方法は、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含む。 (もっと読む)


支持体(10)上に感光性高分子材料の層(11)の形成、高分子層の一部に化学的な変性を引き起こすために高分子層の選択的露光、高分子層の上記のようにして露光された部分又は上記のようにして露光されなかった部分の1方のみを溶媒で除き、そうして高分子層内の空洞(12、12’・・・)の形成、上記空洞の底部および残りの高分子上に陰極析出によりゲッタ材料の薄い層(13)の形成、そして支持体表面の上に少なくとも1つのゲッタ材料蒸着層(131、131’、・・・、20)を残して、第1溶媒で除かれなかった高分子部分を第2溶媒により除く、各工程を含む小型ゲッタ蒸着層の形成方法が記載される。同様に、本発明はこの方法によって得られた小型ゲッタ蒸着層に関する。
(もっと読む)


【課題】LDD領域を有する微細TFTを、工程数の少ないプロセスで作製し、各回路に応じた構造のTFTを作り分けることを課題とする。また、LDD領域を有する微細TFTであってもオン電流を確保することを課題とする。
【解決手段】ゲート電極を2層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。 (もっと読む)


【課題】製造工程数を低減し、素子特性のばらつきの少ない半導体装置の製造方
法を提供する。
【解決手段】多結晶シリコン層を構成要素として備え、この多結晶シリコン層が
P型多結晶シリコン層5とN型多結晶シリコン層6とを有する半導体装置の製造
方法であって、P型多結晶シリコン層5を形成する工程と、P型多結晶シリコン
層5と一部分が重なるようにN型となる不純物を導入してN型多結晶シリコン層
6を形成する工程とを有する。 (もっと読む)


【課題】製造工程数を大幅に増加させることなく、P型MOSFETとN型MOSFETとで異なる仕事関数を有する金属ゲート電極を形成する。
【解決手段】N型MOSトランジスタとP型MOSトランジスタとが形成された半導体装置であって、N型MOSトランジスタのゲート電極107nは、ゲート絶縁膜104に接するタングステン膜105nを具備し、P型MOSトランジスタのゲート電極107pは、ゲート絶縁膜104に接するタングステン膜105pを具備し、タングステン膜105nに含有される炭素の濃度が、タングステン膜105pに含有される炭素の濃度よりも低いことを特徴とする。 (もっと読む)


【課題】熱伝導性に優れた半導体材料を使用可能で、生産性に優れた半導体デバイスの製造方法を提供する。
【解決手段】リン化インジウム材料に高濃度のシリコンをドーピングしたサブコレクタ層12上にパッシベーション層14が形成される。パッシベーション層14の一部をエッチングにより除去して接触領域を露出させる。露出させた接触領域にエネルギー照射を行い、エネルギー照射を行った部分に低抵抗のオーム接触金属51を堆積する。その後、フォトレジスト21、22を、フォトレジスト22上に堆積した金属51と共に除去する。エネルギー照射としては、不活性材料を使用したスパッタリング処理、化学的に活性を有するイオンを使用したスパッタリング処理、イオンミリング、及びプラズマエッチングのうちのいずれかを利用できる。 (もっと読む)


【課題】 高性能な半導体装置を提供する。
【解決手段】 シリコン基板1上に素子分離膜3に周囲を囲まれた活性領域2aを設ける。活性領域2aの上に、ベース層として機能するSiGe合金層4およびエミッタ層として機能するn型拡散層5を設ける。SiGe合金層4およびn型拡散層5は、シリコン酸化膜からなる側壁膜6で囲われる。n型拡散層5の上の多結晶シリコン膜7およびシリサイド膜8は、n型拡散層5、側壁膜6、及び素子分離膜3にまたがって設けられる。尚、多結晶シリコン膜7の下に位置する側壁膜6は、活性領域2aと素子分離膜3との境界50にまたがって設けられる。そして層間絶縁膜10を設けて平坦化した後、素子分離膜3の上のシリサイド膜8に接続するように、エミッタ層(n型拡散層5)につながるエミッタ引き出し電極21を形成する。ここで、エミッタ引き出し電極21は、一方の素子分離膜3の上から活性領域2aの上を通って反対側の素子分離膜3の上にまで連続して設けられた多結晶シリコン膜7の両側に配置されている。 (もっと読む)


5,201 - 5,210 / 6,199