本発明は、基板（１）および少なくとも１つの半導体要素を含んだ半導体本体（１１）を有した半導体デバイス（１０）の製造方法に関する。その方法では、要素の形成後、少なくとも１つの電気的絶縁層（２）または電気的導体層（３）を含んだ層構造が形成され、開口部が、パターン形成されたフォトレジスト層（４）およびエッチング・プロセスの助けによって層構造中に形成され、残渣が、エッチング・プロセス中に半導体本体（１１）の表面上に形成され、エッチング・プロセス後に、フォトレジスト層（４）が、酸素含有化合物を使用する処理によって灰にされ、その後、表面が、酸を水で希釈した溶液を含んだ洗浄剤を、室温より高い温度に加熱して使用する洗浄作業を受け、それによって形成された残渣が除去される。本発明によれば、硫酸が、洗浄剤用の酸として選択される。
（もっと読む）

【課題】 ベース抵抗を低減したバイポーラ・トランジスタを提供する。
【解決手段】 高いｆ_Tおよびｆ_maxを有するバイポーラ・トランジスタ（１００）は、エミッタ（１０４）、ベース（１２０）、およびコレクタ（１１６）を含む。エミッタは、下部（１０８）と、この下部を越えて延在する上部（１１２）とを有する。ベースは、真性ベース（１４０）および外部ベース（１４４）を含む。真性ベースは、エミッタの下部とコレクタとの間に位置する。外部ベースは、エミッタの下部からエミッタの上部を越えて延在し、エミッタの上部の下からエミッタの上部の下よりも外側まで延在する連続導体（１４８）を含む。連続導体は、ベース・コンタクト（図示せず）から固有ベースまでの低電気抵抗の経路を提供する。このトランジスタは、第２の導体（１５２）を含むことができ、これは、エミッタの上部の下に延在せず、これによって、外部ベースを介した電気抵抗を更に低減する。 （もっと読む）

集積回路での使用に適した歪み半導体デバイスおよび歪み半導体デバイスの製造方法。半導体−オン−インシュレータ基板からメサ分離構造が形成される。このメサ分離構造にゲート構造が形成される。このゲート構造は、ゲート絶縁材料に配置されたゲートと、対向する２組の側壁を有する。ゲート構造の対向する第１の組の側壁に隣接するメサ分離構造の一部に、半導体材料が選択的に成長され、ドープが行われる。ドープされた半導体材料がシリサイド化されて、絶縁材料によって保護される。ゲートがシリサイド化され、このシリサイドが、対向する第２の組の側壁を覆っており、チャネル領域に応力を付与する。
（もっと読む）

窒化タンタル／タンタルバリア層を堆積させるための方法および装置が、集積処理ツールでの使用のために提供される。遠隔発生プラズマによる洗浄ステップの後、窒化タンタルは原子層堆積法で堆積され、タンタルはＰＶＤで堆積される。窒化タンタル／タンタルは、堆積された窒化タンタルの下の導電性材料を露呈するために、誘電体層の部材の底部から除去される。場合によって、さらなるタンタル層が、除去ステップの後に物理気相堆積法で堆積されてもよい。場合によって、窒化タンタル堆積およびタンタル堆積は同一の処理チャンバで生じてもよい。シード層が最後に堆積される。 （もっと読む）

１以上の物質層のバリヤ層を原子層堆積により堆積させるために基板を処理する方法が提供される。一態様においては、金属含有化合物の１以上のパルスと窒素含有化合物の１以上のパルスを交互に導入することにより基板表面の少なくとも一部上に金属窒化物バリヤ層を堆積させるステップと、金属含有化合物の１以上のパルスと還元剤の１以上のパルスを交互に導入することにより金属窒化物バリヤ層の少なくとも一部上に金属バリヤ層を堆積させるステップとを含む基板を処理する方法が提供される。金属窒化物バリヤ層及び/又は金属バリヤ層の堆積前に基板表面上で浸漬プロセスが行われてもよい。 （もっと読む）

複数の縦型構造光学電子装置を結晶基板上に形成し、レーザリフトオフ処理で基板を取り除く工程を含んだ縦型構造光学電子装置の製造方法が開示されている。続いてこの方法は基板の代わりに金属支持構造体を形成する。１例ではこの形成には電気メッキ処理及び/又は無電メッキ処理が利用される。１例では縦型構造体はＧaＮ型であり、結晶基板はサファイヤ製であり、金属支持構造体は銅を含む。本発明の利点には、高性能で生産効率が高い大量生産用の縦型構造ＬＥＤの製造が含まれる。 （もっと読む）

本発明の実施形態は、半導体処理システム（３２０）の前駆物質を生成する装置に関する。装置は、側壁（４０２）、上部、底部を有するキャニスタ（３００）を含んでいる。キャニスタ（３００）は、上の領域（４１８）と下の領域（４３４）を有する内容積（４３８）を画成している。一実施形態においては、装置は、更に、キャニスタ（３００）を部分的に取り囲んでいるヒータ（４３０）を含んでいる。ヒータ（４３０）によって、上の領域（４１８）と下の領域（４３４）間に温度勾配が生じる。また、精製ペンタキス(ジメチルアミド)タンタルから原子層堆積によってバリヤ層、例えば、窒化タンタルバリヤ層を形成する方法も特許請求される。 （もっと読む）

個別ゲート構造（７０１，７０３）を備えたトランジスタを形成する方法。これらのゲート構造はそれぞれ、半導体構造（１０５）の複数の側壁に隣接する。本方法は、ゲート材料層（２０３）を含む少なくとも一つの共形な層を、チャネル領域を含む半導体基板の上に堆積させることを含む。平坦層（４０３）がウェハの上に形成される。平坦層は、基板上の所定の位置において少なくとも一つの共形な層の頂部表面よりも低い位置に頂部表面を有する。少なくとも一つの共形な層をエッチングすることにより、半導体構造の上のゲート材料は除去される。
（もっと読む）

異種金属により形成されるデュアルメタルゲートを備えるＭＯＳトランジスタ（１０）を形成する方法を提供する。ＨｆＯ_２のようなゲート誘電体（３４）を半導体基板（３１）の上に堆積させる。次に、犠牲層（３５）をゲート誘電体（３４）を覆うように堆積させる。犠牲層（３５）をパターニングして、基板（３１）の第１領域（３２）（例えばｐＭＯＳ）の上のゲート誘電体（３４）が露出し、かつ基板（３１）の第２領域（３３）（例えばｎＭＯＳ）の上のゲート誘電体（３４）が犠牲層（３５）によって保護されたままになるようにする。第１ゲート導体材料（５１）を残りの犠牲領域（３５）の上に、かつ露出したゲート誘電体（３４）の上に堆積させる。基板（３１）の第２領域（３３）の上の第１ゲート導体材料（５１）がエッチングにより全て除去されるように第１ゲート導体材料（５１）をパターニングする。第１ゲート導体材料（５１）を取り除く際に、第２領域（３３）上の犠牲層（３５）は、下層の誘電体材料（３４）にダメージが加わるのを防止するように機能することができる。
（もっと読む）

【課題】低抵抗且つ高バリア性を有するバリアメタルを提供する。
【解決手段】バリアメタル２０₁ が、配線溝１６の底面及び側壁の表面に沿って形成された膜厚１６ｎｍのＴａＮ_0.87膜３１と、ＴａＮ_0.87膜上に形成され、配線溝１６に埋め込み形成されたＣｕダマシン配線１７に接する膜厚４ｎｍのＴａＮ_1.19膜３２とから構成されている。 （もっと読む）