【課題】 欠陥の少ない高品質の３−５族化合物半導体とその製造方法、及び該化合物半導体を用いた発光特性の良好な発光素子を提供する。
【解決手段】 サファイア基板９の鏡面研磨Ｃ面上に基板温度５５０℃で、トリメチルＧａとＮＨ_３を供給しＧａＮのバッファ層８を形成した後、基板温度を１１００℃まで上げシランを送りＳｉをドープしたｎ型ＧａＮ層５を成長させ、さらに同温度でノンドープのＧａＮ層４を形成した。次に基板温度を７８０℃まで下げ、ＴＥＧ、ＴＭＩ，ＮＨ_３を用いて発光層のＩｎ_０．３Ｇａ_０．７Ｎ層１を成長させ、さらに同温度でＴＥＧ，ＴＥＡ及びＮＨ_３を送り保護層のＧａ_０．８Ａｌ_０．２Ｎ層２を形成した後、基板温度を１１００℃に上げＭｇドープしたＧａＮ層３を成長させた。この３−５族半導体試料を炉から取出しＮ_２中熱処理してＧａＮ層３を低抵抗のＰ型層にした後、Ｐ及びｎ電極６，７を付けて明瞭な青色発光素子が得られた。 （もっと読む）

【課題】 開口パターンの底部及び側壁下部の膜厚が減少し、それにより、ゲート抵抗が増加してしまったり、ＦＥＴの信頼性が低下してしまう等の課題がある。
【解決手段】 絶縁膜層３上に形成された開口パターン１１上に開口パターン１１よりも幅の広いレジスト開口パターン１２が形成されるように絶縁膜層３上に成膜されたＷＳｉ膜５上に逆テーパー形状を有する第２のレジスト膜６を形成する。 （もっと読む）

【目的】 接続孔を形成する工程を有する配線構造の形成について、段差のある下地上に形成した層間絶縁膜に深さの異なる接続孔を形成する場合も、オーバーエッチングの問題が生じず、よって特性の良好な配線構造が得られる技術を提供する。
【構成】 半導体装置製造における多層ポリＳｉ配線プロセス等について、ＳｉＯ₂ 等から成る段差を有する下地１上に形成した層間絶縁膜３に接続孔５ａ，５ｂを形成する際、段差底部１ａに該当する層間絶縁膜３に深い接続孔５ａを形成し、段差上部１ｂに該当する層間絶縁膜に浅い接続孔５ｂを形成することを同時に行う場合に、上記浅い接続孔５ｂの形成部位の底部にＳｉＮ等のエッチング速度の小さい材料層１１ｂを予め形成しておく。 （もっと読む）

【目的】 落ち込み等の形状欠陥を有しない配線層を形成する方法を提供し、またそのような形状欠陥を有しない配線構造を提供する。
【構成】 本方法は、例えば基板の拡散領域と接続する配線層を絶縁膜上に形成する際に適用でき、絶縁膜１２を貫通して形成されたコンタクトホール１４をタングステン・プラグ３４で埋め込み、かつ絶縁膜上にブランケット・タングステン膜２０を形成するタングステン成膜工程と、基板面に直交する方向に所定深さまでブランケット・タングステン膜をエッチバックする第１エッチバック工程と、ブランケット・タングステン膜上に配線層２２を形成する工程と、レジスト膜のマスクパターン２４を形成する工程と、マスクパターンを使用して配線層をエッチングする配線層エッチング工程と、同じマスクパターンを使用してブランケット・タングステン膜をエッチバックする第２エッチバック工程とを備えている。 （もっと読む）

【構成】 高速動作の可能なＧａＡｓショットキー電界効果を用いたＬＤＤ構造の自己整合型ＦＥＴにおいて、ゲート電極２３ａ形成時のＧａＡｓ基板２１へのダメージを少なくするために、該ゲート電極２３ａを薄膜とし、代わってＳｉＯ₂ 膜２４を、サイドウォール２６ａの幅Ｌ１１が充分な太さに形成され短チャネル効果を抑制することができるように、充分な厚さとする。前記サイドウォール２６ａは、ＳｉＯ₂ 膜２４よりもウエットエッチングによる速度が１／１０以下と充分小さく、したがってエッチング後、引出配線２８ａを低抵抗に接合することができる。
【効果】 ゲート電極２３ａと引出配線２８ａとの接合にあたって、ゲート電極２３ａの表面に、ドライエッチングでは酸素などの不純物が導入されて高抵抗となってしまうのに対して、そのような不具合を防止することができる。 （もっと読む）

【目的】 アスペクト比が大きく開口径が微細であっても、上層配線膜の良好なカバレージや埋込み特性を保証できる接続孔を形成する。
【構成】 ＳｉＯ_x 層間絶縁膜２のエッチングを、異方性／等方性エッチングの組み合わせで行い、開口底よりも開口端の開口寸法が広いコンタクト・ホール２ｈ₁ を形成する。具体的には、（ａ）異方性形状を有するフォトレジスト・パターンをマスクとする異方性エッチングによりコンタクト・ホール２ｈ₁ を途中まで形成した後、マスク選択比を下げた等方性エッチングにより開口端の開口寸法を拡げるか、あるいは（ｂ）逆テーパ状またはオーバーハング状のエッチング・マスクを介した等方性エッチングにより開口寸法の大きい開口端を形成した後、異方性エッチングにより開口底の開口寸法を規定しながらコンタクト・ホールを完成させる。 （もっと読む）

【目的】 FET の配設密度を高める。
【構成】 GaAs基板10の基板面10a 上に順次に、n⁺-AlGaAs 導電層121 及びアンドープGaAs絶縁層122 設け、絶縁層122 上に複数のGaAsFET14 を設ける。各FET14を酸素イオン注入領域20により、電気的に絶縁分離する。そしてイオン注入領域20にFET14 のソース電極28の配設面から導電層121 に至る深さのバイヤホール32を設け、このバイヤホール32に設けた配線電極32を介して、ソース電極28と導電層121 とを接続する。また他方の基板面10b から導電層121 に至る深さのバイヤホール16を、基板10に設け、この基板面10b 全面にわたって設けた裏面電極36をバイヤホール16を介し導電層121 と接続する。バイヤホール32の深さを浅くできるのでバイヤホール径を小さくでき、従って絶縁層122 上に設けた複数のFET14 の集積密度を高めることができる。 （もっと読む）