【課題】ソース・ドレイン電極に、剥離やストレスマイグレーションによるボイドが発生するのを抑制する。
【解決手段】複数の薄膜トランジスタが配列された基板を有する表示装置であって、薄膜トランジスタは、半導体層６と、半導体層６上に形成されるコンタクト層７と、コンタクト層７上に形成されるソース電極１０及びドレイン電極９とを有し、ソース電極１０およびドレイン電極９は、コンタクト層７の上側に形成される第１の導電層９ａ，１０ａと、第１の導電層９ａ，１０ａの上側に形成される第２の導電層９ｂ，１０ｂとを有し、第２導電層９ｂ，１０ｂは、第１添加元素と、銅とを含有する銅合金層であり、前記第１添加元素は、ジルコニウム、チタン、銀、インジウム、金、錫、クロム、ケイ素から選ばれた少なくとも１種類の元素である、ことを特徴とする表示装置。 （もっと読む）

【課題】微小凹部を形成することにより、光電変換装置の光電変換効率および安定性を向上させる。
【解決手段】ガラス基板２と、ガラス基板２の主表面の少なくとも一部を覆い、基板側とは反対側の表面に凹凸形状を有する透明導電膜３とを備えている。凹凸形状は、最大高さが５０ｎｍ以上１２００ｎｍ以下である凸部を有している。凸部の表面上に、局部山頂の間隔が２ｎｍ以上２５ｎｍ以下である微小凹部が形成されている。 （もっと読む）

【課題】４５０〜６００℃程度の高温下に曝されてもヒロックが発生せず高温耐熱性に優れており、膜自体の電気抵抗（配線抵抗）も低く、アルカリ環境下の耐食性にも優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素と、希土類元素の少なくとも一種とを含み、４５０〜６００℃の加熱処理を行なったとき、下記（１）の要件を満足する表示装置用Ａｌ合金膜である。
（１）Ａｌと、Ｘ群から選択される少なくとも一種の元素と、希土類元素の少なくとも一種とを含む第１の析出物について、円相当直径２０ｎｍ以上の析出物が５００，０００個／ｍｍ²以上の密度で存在する。 （もっと読む）

【課題】シェアードコンタクトを備えた半導体装置において、コンタクトホールの開口不良やコンタクト抵抗の増大を防止しつつ、接合リーク電流の発生に起因する歩留まりの低下を防止する。
【解決手段】半導体基板１００におけるゲート電極１０３の両側にソース／ドレイン領域１０６が形成されている。シェアードコンタクトは、ソース／ドレイン領域１０６とは接続し且つゲート電極１０３とは接続しない下層コンタクト１１３と、下層コンタクト１１３及びゲート電極１０３の双方に接続する上層コンタクト１１８とを有する。 （もっと読む）

【課題】 液体原料を用いてＳｉ以外の金属膜を安定して成長させる。
【解決手段】 基板上に形成された第１の金属膜の表面を水酸基で終端する第１の前処理を行う工程と、第１の前処理後の第１の金属膜に対して水素含有ガスを供給して第２の前処理を行う工程と、第２の前処理後の第１の金属膜上に第２の金属膜を形成する工程と、を有する。 （もっと読む）

【課題】スイッチング特性が良好で、且つ信頼性が高いトランジスタを提供する。
【解決手段】例えば、ボトムゲートトップコンタクト構造のトランジスタを作製するに際して、第１の配線層を形成し、該第１の配線層を覆って第１の絶縁膜を形成し、該第１の絶縁膜上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜に少なくとも２段階のエッチングを行って第２の配線層を離間させて形成し、前記２段階のエッチングが、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレートより高い条件により行う第１のエッチング工程と、前記導電膜及び前記半導体層に対するエッチングレートが、前記第１のエッチング工程よりも高い条件により行う第２のエッチング工程と、を有する方法によりトランジスタを作製する。 （もっと読む）

【課題】貫通孔となるべきアスペクト比が２０以上の深孔を埋め込む貫通電極金属としては、埋め込み特性が良好なタングステンが使用されることが多いが、通常のドライエッチングによる深孔は、ボッシュプロセスによるものに比べて寸法の大きなものとなる。この比較的大きな深孔を埋め込むためには、必然的にウエハの表面に成膜すべきタングステン膜の膜厚も厚くなり、その結果、ウエハの反りが、プロセスを正常に実行できる限界を超える程度にまで増加する。また、このような問題が許容できる限度内である場合にも、タングステン膜を堆積する際に、ウエハの周辺で下地膜の剥がれが発生する等の問題がある。
【解決手段】本願発明は、貫通ビアを形成するための非貫通孔をタングステン部材で埋め込むに当たり、ウエハの周辺部において、下地のバリアメタル膜の外延部より内側に、タングステン部材の外延部を位置させるように成膜を実行するものである。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】良好な均一性、および下部層に対して良好な接着性を有する低抵抗率のタングステン膜を形成する方法が提供される。
【解決手段】低温下でパルス核生成層プロセスを用いてタングステン核生成層を形成する。その後、バルクタングステン充てん物を堆積させる前に、成膜された核生成層を処理する。本処理により、堆積されるタングステン成膜の抵抗率が低減される。ある実施形態では、核生成層の成膜は、水素を利用せずに、ホウ素ベースの化学作用により行われる。またある実施形態では、処理は、核生成層を、還元剤およびタングステン含有前駆体の交互のサイクルに曝す工程を含む。 （もっと読む）