【目的】 本発明は、半導体装置の製造方法に関し、被エッチング層となる保護膜パターンのパターン寸法精度を良好にすることができるとともに、下地の基板にダメージを入り難くすることができる半導体装置の製造方法を提供することを目的とする。
【構成】 下地の膜１上に被エッチング層２を形成する工程と、次いで、該被エッチング層２上にマスク層３を形成する工程と、次いで、該マスク層３を用い、該マスク層３下以外の領域の該下地の膜１上で該被エッチング層２が部分的に残るように該被エッチング層（２）をドライエッチングする工程と、次いで、該マスク層３を除去する工程と、次いで、該マスク層３下以外の領域の該下地の膜１上に残された該被エッチング層２をウェットエッチングする工程とを含むように構成する。 （もっと読む）

【目的】 反射防止膜に被覆された下層配線材料層へコンタクトを形成する場合に、下層配線材料層へダメージを与えずに低抵抗コンタクトを実現する。
【構成】 上面にＴｉＯＮ反射防止膜２を有するＡｌ−１％Ｓｉ層１上でＰＳＧ層間絶縁膜３にビアホール３ａを開口する場合、ＴｉＯＮ反射防止膜２が露出したところでイオン・モードによるエッチングを終了し、レジストを剥離した後、ウェハをアンモニア−過酸化水素混合溶液に浸漬し、比抵抗の高いＴｉＯＮ反射防止膜２を選択的に除去する。これにより、上層配線を形成した後にもコンタクト抵抗が増大しない。また、この除去工程はウェット・エッチングなので、従来のように下地のＡｌ−１％Ｓｉ層１のスパッタ生成物がビアホールの側壁部に再付着する虞れがなく、上層配線のカバレッジも改善される。 （もっと読む）

【目的】ＡＬ及びＡＬ合金の単層または多層より成る配線層をドライエッチングした後、１００℃以下でレジストアッシングすることで、ドライエッチング中に形成される側壁保護膜の硬化を防止する。
【構成】ＡＬ合金エッチング後、９０℃で２０６のレジストを酸素（Ｏ₂）ガスとＣＨＦ₃ガスをプラズマ化して除去する。次に、酸素（Ｏ₂）ガスとメタノール（ＣＨ₃ＯＨ）ガスにより２０７の残留塩素を除去する。以上より、レジストアッシングの処理温度を９０℃にすることにより２０８の側壁保護膜の硬化を防止出来る。 （もっと読む）

【構成】 被エッチング膜である層間絶縁膜３上に、第１レジスト膜６，ＳＯＧ膜７，第２レジスト膜８を順に堆積し、前記第２レジストを用いて、前記ＳＯＧ膜７を所定の形成に開口する。次に、該ＳＯＧ膜７をマスクとして、Ｏ₂プラズマエッチングにより、第１レジスト膜６を等方性エッチングを行った後、ＲＩＥ法により、異方性エッチングを行う。その後、該第１レジスト６をマスクとして、層間絶縁膜３を異方性エッチングする。
【効果】 第１レジストを異方性エッチングする量が減少するため、アスペクト比が従来技術の場合に比べて減少するため、よりエッチングレートの安定した、制御性に優れた加工方法を提供できる。 （もっと読む）

【目的】 本発明は、高密度プラズマより発生した拡散プラズマで、大型の矩形基板を高精度にかつ高速にエッチング加工することを可能にする。
【構成】 エッチング室１１内に発生させた高密度プラズマ８４の拡散成分よりなる拡散プラズマ８５で、当該エッチング室１１内に載置した矩形基板７１をエッチングするドライエッチング装置であって、当該エッチング室１１に、矩形基板７１の対向する一組の辺７２，７３の側方にほぼ平行に高密度プラズマ８４を発生させるプラズマ発生器１９を設けたものである。 （もっと読む）

【目的】プラズマ室を構成するベルジャーの内面に金属薄膜が形成されるのを防ぎ、長期間に亘る使用を可能にする。
【構成】円筒導波管１０３のフランジ部１０３ａとメインチャンバーに取り付けたフランジ金具１０２との間に、両者に対して絶縁された終端部材１１０とマイクロは導入板１１１とを配置し、これらをフランジ金具１０２に対して固定する。円筒導波管１０３内に配置したベルジャーを終端部材１１０により支持し、終端部材１１０に設けた環状の板部１１０ａにより、フランジ金具１０２の内周部とイオン引出し電極１０６の外周部との間の領域をベルジャー１０５内の空間から遮蔽する。マイクロ波導入板１１１と円筒導波管のフランジ部１０３ａとの間にチョークを構成する。 （もっと読む）

【構成】 本体コイル２７がプラズマ生成室１１の外周部上方に配設された上部コイル２５と外周部側方に配設された側部コイル２６とから形成される一方、試料台１９の下方にミラー磁場形成用コイル３０が配設され、少なくとも側部コイル２６がプラズマ生成室１１と所定の間隔を有して配置されたマイクロ波プラズマ装置。
【効果】 試料Ｓの全面にわたって均一に所望の良好な処理を施すことができる。 （もっと読む）

【目的】 本発明は、Ａｕを主材料成分とする被加工層をバリを生じさせずに容易に加工することが可能な半導体装置の製造方法を提供することを目的とする。
【構成】 Ａｕを主材料成分とする配線層１２層上に所定の厚さにＴｉ層１３を形成する。このＴｉ層１３上にレジスト層１４を形成してこのレジスト層１４をパターンニングする。パターンニングされたこのレジスト層１４をマスクとしてＴｉ層１３をＲＩＥ法により選択的に除去する。パターンニングされたレジスト層１４を除去し、露出したＴｉ層１３をマスクとして配線層１２をイオンミリング法により選択的に除去する。 （もっと読む）