【課題】表側と裏側とを有する基板を含むマイクロエレクトロニクス・デバイスに基板を貫通する相互接続部を形成する方法を提供する。
【解決手段】基板の表側に回路素子（１３４）を形成するステップと、回路素子（１３４）に達するトレンチ（１３８）を基板の裏側に形成するステップと、ポリマー絶縁材料からなる層（１４０）をトレンチ（１３８）内に形成するステップと、ポリマー絶縁材料からなる層（１４０）を基板の表側から露出させるために、回路素子（１３４）に開口（１５０）を形成するステップと、ポリマー絶縁材料からなる層（１４０）のうち開口（１５０）によって露出された部分を基板の表側から除去するステップと、回路素子（１３４）と電気的に通じている導電相互接続層（１４２）をトレンチ（１３８）内に形成するステップと、を有する。 （もっと読む）

【課題】半導体装置の性能と信頼性を向上させる。
【解決手段】半導体チップＣＰ１には、スイッチ用のパワーＭＯＳＦＥＴＱ１，Ｑ２と、パワーＭＯＳＦＥＴＱ１の発熱を検知するためのダイオードＤＤ１と、パワーＭＯＳＦＥＴＱ２の発熱を検知するためのダイオードＤＤ２と、複数のパッド電極ＰＤとが形成されている。パワーＭＯＳＦＥＴＱ１およびダイオードＤＤ１は、辺ＳＤ１側の第１ＭＯＳＦＥＴ領域ＲＧ１に配置され、パワーＭＯＳＦＥＴＱ２およびダイオードＤＤ２は、辺ＳＤ２側の第２ＭＯＳＦＥＴ領域ＲＧ２に配置されている。ダイオードＤＤ１は辺ＳＤ１に沿って配置され、ダイオードＤＤ２は辺ＳＤ２に沿って配置され、ダイオードＤＤ１，ＤＤ２間にソース用のパッド電極ＰＤＳ１，ＰＤＳ２以外の全てのパッド電極ＰＤを辺ＳＤ３に沿って配置している。 （もっと読む）

【課題】 集積回路における酸化表面層の洗浄を行うための新しいドライクリーニングプロセスの提供。
【解決手段】 一の実施例によると、当該方法は、酸化表面層を有する金属含有バリア層を含む基板を供する工程、前記酸化表面層を活性化させるために、プラズマ励起されたアルゴン気体を含む第1処理気体流へ前記酸化表面層を曝露する工程、及び、前記の第1処理気体流へ酸化表面層を曝露する工程中に基板バイアス電力を印加する工程を有する。当該方法は、非プラズマ励起された水素気体を含む第2処理気体へ前記の活性化した酸化表面層を曝露する工程をさらに有する。前記の第1処理気体流へ酸化表面層を曝露する工程は、前記酸化表面層を活性化させるのに加えて、水素気体を含む前記第2処理気体による、前記活性化した酸化表面層の還元を助ける。前記金属含有バリア層の厚さは、ハイブリッドその場ドライクリーニングプロセスによって実質的には変化しない。 （もっと読む）

【課題】より容易に半導体装置を製造すること。
【解決手段】薄型化した基板１５の下面に支持フィルム１９を貼付し、その支持フィルム１９をフレーム４０に貼付することで、損傷しやすい基板１５をフレーム４０ごと取り扱うことを可能にして、基板１５の搬送や基板１５に対する加工を行ない易くした。また、その基板１５に再配線２７、柱状電極２０、半田端子２３や、基板１５の上面及び側面を被覆する封止膜９を形成した後、ダイシングにより個片化した際、基板１５に貼付した支持フィルム１９をそのまま下面を被覆する樹脂膜とすることで、半導体装置１をより容易に製造することとした。 （もっと読む）

【課題】高容量・高精度なＭＩＭ静電容量素子を少ない工程で製造する技術を提供する。
【解決手段】第１層間絶縁膜１７上に静電容量素子の下部電極２１と第２層配線２２とを同時に形成した後、第１層間絶縁膜１７上に堆積した第２層間絶縁膜２４に開口部３４を形成する。次に、開口部３４内を含む第２層間絶縁膜２４上に順次堆積した容量絶縁膜２７、第２金属膜および保護金属膜２９を順次堆積し、第２層間絶縁膜２４上の保護金属膜２９、第２金属膜および容量絶縁膜２７をＣＭＰ法で研磨・除去することによって、開口部３４内に容量絶縁膜２７、第２金属膜からなる上部電極２８および保護金属膜２９を残す。 （もっと読む）

【課題】複雑な工程を経ることなく、テトラチアフルバレン誘導体と電子受容性化合物とを積層させるだけで、簡便かつ高電気伝導度を有する積層膜を提供する。
【解決手段】一般式(Ｉ)で表されるテトラチアフルバレン誘導体と電子受容性化合物の積層膜


（式（Ｉ）中、Xは炭素原子または硫黄原子または窒素原子から選択される原子であり同一でも異なっていても良い。Xに炭素原子及び窒素原子が選択される場合においてＲ_１〜Ｒ₁₆は水素原子、ハロゲン原子、置換および無置換のアルキル基またはアルコシキ基またはチオアルコキシ基から選択される基であり同一でも異なっていても良い。）。 （もっと読む）

【課題】半導体装置の配線における電気的干渉を低減する。
【解決手段】半導体装置１Ａにおける接続パッド１２と半田端子２３を繋ぐ電流経路となる配線を、半導体基板１１を覆う下地絶縁膜１４上に形成された下層配線１７と、下地絶縁膜１４を覆うフィルム材１９上に形成された上層配線２１とを組み合わせて構成するとともに、半導体基板１１から比較的離間した位置に配されて、下層配線１７よりも半導体基板１１と電気的に干渉しにくくなっている上層配線２１の割合を高くするように、上層配線２１を下層配線１７よりも長く形成することとした。 （もっと読む）

【課題】複雑な工程を経ることなく、テトラチアフルバレン誘導体と電子受容性化合物とを積層させるだけで、簡便かつ高電気伝導度を有する積層膜を提供する。
【解決手段】一般式(Ｉ)で表されるテトラチアフルバレン誘導体と電子受容性化合物の積層膜


（式（Ｉ）中、Xは炭素原子または硫黄原子または窒素原子から選択される原子であり同一でも異なっていても良い。Xに炭素原子及び窒素原子が選択される場合においてＲ_１〜Ｒ₁₆は水素原子、ハロゲン原子、置換および無置換のアルキル基またはアルコシキ基またはチオアルコキシ基から選択される基であり同一でも異なっていても良い。）。 （もっと読む）

【課題】ディッシングを抑制することができる半導体装置の構造を実現する。
【解決手段】半導体装置２００は、基板（シリコン基板）と、基板上に設けられた絶縁層（層間絶縁膜２０１）と、層間絶縁膜２０１に設けられた第１の配線溝と（配線溝２０２）、配線溝２０２に埋め込まれた第１の金属膜（Ｃｕめっき膜２０６）と、を備え、配線溝２０２の底部が、凸部形状を有する。 （もっと読む）

【課題】スパッタリングによる成膜レートを低くし、被処理体の表面に形成されたアスペクト比が３以上の孔または溝の内壁面および内底面に被覆性が良好な金属薄膜を形成し、少ない電力でも、ターゲットにおける自己保持放電を発生させる成膜方法を提供する。
【解決手段】ターゲット３に電圧Ｖおよび電流Ｉを印加しチャンバ２内でターゲットから放電が発生した後、スパッタガスの導入を止めてターゲットのイオンにより自己保持放電を発生させ、被処理体Ｗの表面の孔または溝内を含む被処理体の表面全面に金属薄膜を形成する工程において、ターゲットに印加する電流Ｉを一定とし、放電が不安定になった時に電圧Ｖを増大させるとともに、関係式（１）および（２）を満たすことを特徴とする。Ｉ＞Ｉ_０・・・（１）、Ｐ＞Ｐ_０・・・（２）（Ｉ_０：自己保持放電を開始する電流の最小値、Ｐ：ターゲットの電力、Ｐ_０：自己保持放電を開始する電力の最小値） （もっと読む）