【課題】本明細書では、半導体装置が短絡状態で動作する場合における、半導体装置全体の短絡耐量を向上させることができる半導体装置を提供する。
【解決手段】本明細書が開示する半導体装置２は、素子領域６０と、表面電極３６と、熱伝導部材４０と、保護膜３８とを備える。素子領域６０は、複数個のゲート電極２２を備える。表面電極３６は、素子領域６０の表面に形成されている。熱伝導部材４０は、表面電極３６の中心部の表面側に形成され、素子領域６０の熱伝導率よりも高い熱伝導率を有している。保護膜３８は、表面電極３６の表面側であって、中心部の周囲を取り囲む周辺部に形成されている。素子領域６０は、表面電極３６の中心部の裏面側に形成されるエミッタ中心領域７０では、表面電極３６の周辺部の裏面側に形成されるエミッタ周辺領域７２と比較して、オン状態となる時間が長い。 （もっと読む）

【課題】貫通電極に、加工性と機能性の双方を高めた絶縁リングを設ける。
【解決手段】ドライエッチングにより形成された絶縁リング用環状溝ＣＧａ，ＣＧｂには絶縁物質が充填され、単独絶縁リング６２ａ，６２ｂが形成されている。また、ドライエッチングにより形成されたＴＳＶ用貫通孔ＴＨａ，ＴＨｂの側壁は、絶縁膜で覆われ、ＴＳＶ側壁絶縁リング６１ａ，６１ｂが形成されている。また、ＴＳＶ用貫通孔ＴＨａ，ＴＨｂの残りの部分には、シード／バリア層７１を介して、例えば銅のような誘電体が充填されており、それによりＴＳＶ７が形成されている。ＴＳＶ側壁絶縁リング６１の厚さは、絶縁リング用環状溝ＣＧの幅、言い換えれば、単独絶縁リング６２の厚さの約半分である。従って、ＴＳＶ側壁絶縁リング６１の厚さは、ＴＳＶ側壁絶縁リングを単独で設けた場合のその厚さの３分の１程度にすることができる。 （もっと読む）

【課題】低温分散系機能性材料を用いて、微細空間内に空隙、隙間、または空洞のない機能部分を形成する方法を提供する。
【解決手段】熱溶解性を有する機能性微粉末５２を、液状分散媒５１中に分散させた分散系機能性材料５を、微細空間３内に充填する。次に、微細空間３内の液状分散媒５１を蒸発させる。次に、熱処理により機能性微粉末５２を熱溶解させた後、加圧しながら冷却する。 （もっと読む）

【課題】ウエハ等の基板に設けられた縦孔内に、脱落、抜け等を生じることなく、完全充填された縦導体充填構造を提供すること。
【解決手段】基板１の厚み方向に設けられた縦孔３内に縦導体５を充填した縦導体充填構造であって、孔開口端が内側に突出する凸縁３１となっており、凸縁３１−３１間で見た孔径Ｄ１が、孔内壁面３−３間で見た内径Ｄ２よりも小さい。 （もっと読む）

【課題】配線層の膜応力を低減し、製造歩留まりを向上することが可能な半導体装置およびその製造方法並びに表示装置および電子機器を提供する。
【解決手段】本技術の半導体装置は、一方向に延在する複数の第１配線層と、第１配線層の間に設けられた第１配線層よりも膜厚が薄いゲート電極と、第１配線層およびゲート電極上に形成された絶縁膜と、絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、半導体層上に設けられた層間膜と、層間膜上に形成されると共に、層間膜に設けられた貫通孔を介して半導体層と接続された第２配線層とを備えている。 （もっと読む）

【課題】アスペクト比の異なる複数の開口下部に接続される配線に対して最適な処理を施すことができるようにする。
【解決手段】半導体装置の製造方法において、第１の半導体基板と第２の半導体基板が接合された半導体基板の第１の開口の下部配線と、貫通接続孔と異なるアスペクト比の第２の開口の下部配線に対して、バリアメタル膜の成膜と、スパッタガスによる物理エッチングを同時に行うアンカー処理工程が含まれる。本技術は、例えば、固体撮像装置などの半導体装置に適用できる。 （もっと読む）

【課題】金属配線パターンの寄生抵抗を低減可能なダミーパターンの設計方法を提供する。
【解決手段】切り欠きパターン２を一及び逆方向に各所定値Δｘ１だけ縮小して縮小図形４を生成した後、各所定値Δｘ１だけ拡大してダミーパターン５を生成し、その外形を抽出して矩形図形６を生成した後、各所定値Δｘ１だけ縮小して縮小図形７を生成し、ダミーパターン５から縮小図形７を論理減算して切り欠き図形８及び矩形図形９を生成し、切り欠き図形８を抽出してダミーパターン５から論理減算して矩形図形１０を生成した後、各所定値Δｘ１だけ縮小して縮小図形１１を生成し、矩形図形１０から縮小図形１１を論理減算して第１，第２のビア配置領域１２，１３を生成し、各ビア配置領域１２，１３にビア１４をそれぞれ配置する。 （もっと読む）

【課題】本発明は、貫通電極のサイズ（直径）が縮小化された場合でも、４端子法により貫通電極の抵抗値を正確に測定することの可能な半導体チップ及びその抵抗測定方法、並びに半導体装置を提供することを課題とする。
【解決手段】半導体基板１０１及び回路素子層１０２を有する半導体チップ本体５５と、半導体チップ本体５５を貫通する第１乃至第４の貫通電極６１〜６４と、回路素子層１０２に設けられた回路素子を介することなく、第１の貫通電極６１と第２の貫通電極６２とを電気的に接続する第１の導電経路９６と、回路素子を介することなく、第１の貫通電極６１と第３の貫通電極６３とを電気的に接続する第２の導電経路９７と、回路素子を介することなく、第２の貫通電極６２と第４の貫通電極６４とを電気的に接続する第３の導電経路９８と、を有する。 （もっと読む）

【課題】物理的な版を必要とせず、微細な導電パターンを形成でき、パターン変更に対して柔軟に対応できる配線の形成方法を提供する。
【解決手段】本発明では、基板上に、エネルギー付与によって臨界表面張力が変化する材料を含有する濡れ性変化層を形成する工程と、前記濡れ性変化層に選択的にレーザ光を照射して、前記濡れ性変化層の臨界表面張力が高くなるように変化させた高表面エネルギー領域部を前記濡れ性変化層に形成する工程と、前記高表面エネルギー領域部に導電性インクを塗布し、前記高表面エネルギー領域部上に配線を形成する工程と、を有し、前記濡れ性変化層と前記高表面エネルギー領域部とには段差がなく、前記配線は前記高表面エネルギー領域部上に形成されていることを特徴とする配線の形成方法が提供される。 （もっと読む）

【課題】貫通電極の形成時スループットやコスト悪化を回避する。
【解決手段】シリコン基板１に、貫通電極用のホール２６を形成する。さらにホール２６
上を含んで絶縁膜２２，２３をエッチングして溝３５を形成する。この後、バリアメタル
層４１とシード層４２を積層させてから、ＣＭＰ法による研磨でホール２６の内壁及び溝
３５内のみにシード層４２を残す。シリコン基板１をめっき槽に浸漬させ、溝３５を介し
てホール２６内に電流を供給すると、ホール２６内と溝３５のみにＣｕ膜４７が成長する
。 （もっと読む）