電気 | 基本的電気素子 | 半導体装置，他に属さない電気的固体装置 | 半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置 | 半導体装置またはその部品の製造または処理 | 少なくとも一つの電位障壁または表面障壁，例．ＰＮ接合，空乏層，キャリア集中層，を有する装置 | 不純物，例．ドーピング材料，を含むまたは含まない周期律表第ＩＶ族の元素またはＡ↓Ｉ↓Ｉ↓ＩＢ↓Ｖ化合物から成る半導体本体を有する装置 | ２１／２０〜２１／２６に分類されない方法または装置を用いる半導体本体の処理 | 半導体本体上への絶縁層の形成，例．マスキング用またはフォトリソグラフィック技術の使用によるもの；これらの層の後処理；これらの層のための材料の選択 | 絶縁層へ非絶縁層，例．導電層または抵抗層，の付着；これらの層の後処理

後処理

1 - 10 / 5,764件

【課題】歩留まりの低下を抑制する半導体装置及びその製造方法を提供する。
【解決手段】実施の形態の半導体装置１は、配線２０を有する配線層１１ｂと、配線層１１ｂ上に形成された層間絶縁膜２６と、層間絶縁膜２６上に形成され、上部がシリサイド化されたアモルファスシリコン層２７を有するＴＦＴ１４と、ＴＦＴ１４上に、層間絶縁膜４７を介して形成された配線５０を有する配線層１２ａと、層間絶縁膜４７、アモルファスシリコン層２７及び層間絶縁膜２６を貫通し、第１及び第２の配線を電気的に接続するコンタクトプラグ３２と、を備える。

【課題】下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング
方法を提供する。
【解決手段】基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下の配線を形成
する。また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線
を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形
成する。

【課題】コンタクトホールを、生産性良く、低コストで、且つ信頼性良く製造する配線基板の製造方法を提供する。
【解決手段】基板１に第１電極３及び第２電極７が形成される。第１電極３及び第２電極７を連通するように形成された微細穴の側壁部及び底部に、導電膜９を形成してコンタクトホール２を形成する。この配線基板１００の製造する際に、微細穴を形成する微細穴形成工程において、微細穴の側壁部の開口端側に相対的に浅い溝からなる第１溝領域４が形成され、微細穴の側壁部の底部側に相対的に深い溝からなる第２溝領域５が形成される。このように区分けした溝領域４，５のうち、第２溝領域５に導電性材料を含有する液体を付与して、導電膜９を形成する。

【課題】精確かつシャープな輪郭を有する平坦な構造体を、既存のジェット方法を用いて製造する方法を提供する。
【解決手段】基板２を準備するステップと、第１構造体３を基板２の上にジェット方法によって印刷するステップであって、該印刷された第１構造体３が少なくとも１つの第１角部５を含む、ステップと、第２構造体をジェット方法によって、第１構造体３の第１角部５から該第１構造体３の外側にある終点まで、第２構造体４が第１構造体とコンタクトするように印刷するステップであって、該印刷は、第２構造体４とコンタクトする第１構造体３の材料が少なくとも部分的に流体状態にある間に実施される、ステップと、第１構造体３および／または第２構造体４を電気的にコンタクトさせるステップ、とを有することを特徴とする。

【課題】 動作不良を抑制するのに適する半導体装置を提供すること。
【解決手段】 半導体チップ１と、半導体チップ１に積層された第１電極パッド２１と、方向ｘに延びる第１の縁４９ａと、方向ｙに延びる第２の縁とに規定された矩形状を呈する中間層４と、半導体チップ１とともに中間層４を挟むように配置された複数のバンプ５と、を備え、複数のバンプ５のいずれか一つは、複数のバンプ５のうち、方向ｘの一端且つ方向ｙの一端に配置され並びに第１電極パッド２１に導通する第１バンプ５１であり、複数のバンプ５のいずれか一つは、第１電極パッド２１に導通する第２バンプ５２である。

【課題】高さのばらつきが低減された埋め込みビット線を有する半導体装置を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板内にビット線とワード線を有する半導体装置の製造方法において、半導体基板をエッチングして第１の方向に延在する第１の溝を形成することによって、複数の第１の半導体ピラーを形成する工程と、第１の半導体ピラーの側面の一部に拡散層を形成する工程と、隣接する前記第１の半導体ピラー間の前記第１の溝に、拡散層に接続するビット線を形成する工程と、第１の半導体ピラーと前記ビット線を覆う第１の絶縁膜を形成する工程と、第１の半導体ピラーの少なくとも一部が露出するように前記第１の絶縁膜に、第１の方向に直交する第２の方向に延在する第２の溝を形成する工程と、露出した第１の半導体ピラー上にエピタキシャル層を成長させて第２の半導体ピラーを形成する工程と、を有することを特徴とする。

【課題】低電位領域と高電位の配線が交差することの無い優れた耐圧性能を示す半導体装置を提供することを課題とする。
【解決手段】本発明の半導体装置は、ロジック回路（５０１）と、ロジック回路からの制御信号に従い低電位側パワー素子を駆動する低電位側駆動回路（５０２）と、ロジック回路からの制御信号がレベルシフト回路を介して入力され、高電位側パワー素子（５０６）を駆動する高電位側駆動回路（５０５）と、複数に重なったトレンチ分離領域により、前記高電位側パワー素子を含む高電位島を分離する多重トレンチ分離領域（５０８）と、を有する。

【課題】 暗電流やリーク電流の発生を抑制することが可能な固体撮像装置を提供する。
【解決手段】 固体撮像装置は、光電変換素子が主面に配された第１基板と、導電体を含む第１の接合部を有する第１配線構造と、周辺回路の一部が主面に配された第２基板と、導電体を含む第２の接合部を有する第２配線構造と、を有する。そして、第１基板と、第１配線構造と、第２配線構造と、第２基板とがこの順に配置されるように第１の接合部及び第２の接合部とが接合されている。そして、第１の接合部の導電体と、第２の接合部の導電体とは、導電体に対する拡散防止膜で囲まれている。

【課題】基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを備える自己整合ウェハまたはチップ構造を提供する。
【解決手段】基板１００は第１の表面１０１ａおよび第２の表面１０１ｂを有し、少なくとも１つのパッド１０２は第１の表面１０１ａ上に形成されている。第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置されるとともに、パッド１０２に電気的に接続されている。第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置されている。接続構造は、第１および第２のくぼんだ基部１１６、１２０に電気的に接続するために、基板１００を貫通するとともに、第１および第２のくぼんだ基部１１６、１２０間に配置されている。バンプ１２２は、第２のくぼんだ基部１２０に充填され、第２の表面１０１ｂから突出する。

【課題】処理雰囲気を適切に制御しつつ、金属混合液を用いて基板上に金属膜を適切に形成する。
【解決手段】金属膜形成装置１の処理容器１０の内部は、不活性ガスの大気圧雰囲気又は減圧雰囲気に切り換え可能になっている。処理容器１０の内部には、ウェハＷを保持するスピンチャック２０と、ウェハＷの側方を囲むように設けられたカップ体３１と、ウェハＷ上に金属混合液を吐出する塗布ノズル６０と、ノズル駆動部６５の動力を塗布ノズル６０に伝達するノズル伝達部６４と、塗布ノズル６０を待機させるノズルバス６６とが設けられている。処理容器１０の外部には、水平方向より所定の角度で傾斜した方向に沿って、スピンチャック２０とノズルバス６６との間で塗布ノズル６０を移動させるためのノズル駆動部６５が設けられている。

1 - 10 / 5,764件