【課題】薄厚化されても高いゲッタリング能力を有するエピタキシャルウェーハ及びその製造方法を提供する。
【解決手段】シリコンウェーハ上にゲッタリング用の原子を含む原料ガスを供給し、引き続きエピタキシャル膜の原料ガスを供給してエピタキシャル膜を成長させ、シリコンウェーハとエピタキシャル膜との間に、ゲッタリング用原子を含むゲッター領域を形成し、該ゲッター領域が固溶限を超える濃度のゲッタリング用原子を含有するようにする。 （もっと読む）

【課題】シリコン単結晶インゴットの育成効率を低下させることなく、熱処理装置の大型化、煩雑化を防止し、かつ、熱処理時におけるスリップ転位の発生を抑制し、ＣＯＰやＢＭＤ等の欠陥を低減させ、サーマルドナーの発生も抑制することができるシリコンウェーハの製造方法を提供する。
【解決手段】ＣＺ法により窒素ノンドープにてＶ−リッチ領域を有する酸素濃度が０．８×１０１８ａｔｏｍｓ／ｃｍ３以下であるシリコン単結晶インゴットを育成する工程と、Ｖ−リッチ領域からなる円板状のウェーハを作製する工程と、平坦化処理されたウェーハの少なくとも半導体デバイス形成面となる表面を鏡面研磨する工程と、不活性ガス含有雰囲気中、１１００℃以上１２５０℃以下の最高到達温度で、３０分以上２時間以下保持する第１の熱処理をした後、酸化性ガス雰囲気中、１１５０℃以上１２００℃以下の最高到達温度で５分以上１０時間以下保持する第２の熱処理をする。 （もっと読む）

【課題】薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置を提供する。
【解決手段】基板と、前記基板上に位置し、結晶化誘起金属を用いて結晶化された多結晶シリコン層からなり、ソース／ドレイン領域及びチャネル領域を含む半導体層と、前記半導体層上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記ゲート電極上に位置する層間絶縁膜と、前記層間絶縁膜上に位置し、前記半導体層のソース／ドレイン領域と電気的に接続されるソース／ドレイン電極を含み、前記半導体層は前記半導体層の両端部に位置する第１ゲッタリングサイト及び前記第１ゲッタリングサイトと離隔されて前記半導体層のドレイン領域のみに位置する第２ゲッタリングサイトを含むことを特徴とする薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置を提供する。 （もっと読む）

【課題】 固体撮像素子を製造するために適用した場合、製造後の固体撮像素子に終点検出部が残存せず、半導体素子部への拡散等の問題もなく、高精度の薄膜化を実現することが可能な固体撮像素子用半導体基板を提供する。
【解決手段】 素子部形成領域となる表面側の表層部を残す裏面側からのバック加工が適用される固体撮像素子用半導体基板であって、
前記素子部形成領域となる表面側の表層部と、この表層部より裏面側方向内部に形成され、ＢＭＤ密度が１×１０¹⁰／ｃｍ³以上１×１０¹²／ｃｍ³以下の前記バック加工が適用される第１のバルク層と、この第１のバルク層より裏面側方向内部に形成され、前記第１のバルク層よりＢＭＤ密度が低く、その密度が１×１０⁹／ｃｍ³以上１×１０¹⁰／ｃｍ³以下の前記バック加工が適用される第２のバルク層とを備えることを特徴とする固体撮像素子用半導体基板。 （もっと読む）

【課題】シリコン単結晶インゴットの育成効率を低下させることなく、熱処理装置の大型化、煩雑化を防止し、かつ、熱処理時におけるスリップ転位の発生や不純物汚染を抑制することができ、ウェーハの表層部及びバルク部においてもＣＯＰやＢＭＤ等の欠陥を低減させることができるシリコンウェーハの製造方法を提供する。
【解決手段】ＣＺ法によりＶ−リッチ領域からなる酸素濃度が０．８×１０^１８ａｔｏｍｓ／ｃｍ^３（ｏｌｄ−ＡＳＴＭ）以下であるシリコン単結晶インゴットを育成する工程と、インゴットを切断してＶ−リッチ領域からなるスライスウェーハを得る工程と、スライスウェーハの表裏面を平坦化処理し、更にエッチング処理する工程と、エッチング後のウェーハを、熱処理用部材を用いて枚葉で単数又は複数保持して酸化性ガス雰囲気中、１１５０℃以上１２００℃以下の最高到達温度で５分以上１０時間以下熱処理する工程と、酸化膜を除去する工程と、少なくとも半導体デバイス形成面となる表面を鏡面研磨する工程と、を備える （もっと読む）

【課題】エピ基板を用いずに形成可能な半導体装置およびその製造方法を提供する。
【解決手段】実施形態の半導体装置は，シリコン基板と，半導体素子と，高濃度層と，ニッケルシリサイド層と，金属層と，を具備する。シリコン基板は，互いに対向する第１，第２の主面を有し，第１導電型の不純物を第１の濃度含有する。ＭＯＳ型半導体構造は，第１の主面側に配置される。高濃度層は，第２の主面側に配置され，前記不純物を前記第１の濃度より大きい第２の濃度含有する。ニッケルシリサイド層は，前記高濃度層上に配置され，硫黄又はアンチモンを含む。金属層は，ニッケルシリサイド層上に配置される。 （もっと読む）

【課題】デバイス後工程で薄型化され、且つ、裏面研削あるいは研磨される半導体デバイス用として好適なシリコンウェーハを提供する。
【解決手段】 デバイス作製されたシリコン基板に対し、デバイス後工程で薄型化させたシリコン基板の裏面側を溶融させると同時に重金属汚染に対して捕獲能力の高い元素を取り込ませ、溶融領域をシリコン単結晶化に維持させることによりことにより裏面側の残留応力を低減させることによりチップ強度の低下を抑制し、かつデバイス活性層側への重金属の拡散を防止しデバイス特性を維持させることが可能なシリコン基板の製造方法である。 （もっと読む）

【課題】 本発明は、ＬＰＤが極限まで低減され、検査工程及び出荷段階で不良品発生率が低いシリコンウェーハを、歩留まり良く製造できる方法を提供することを目的とする。
【解決手段】 本発明では、ＣＺ法により育成された無欠陥シリコン単結晶からシリコンウェーハを製造する方法であって、
前記無欠陥シリコン単結晶からスライスされ、鏡面研磨されたシリコンウェーハを準備した後に、
前記鏡面研磨されたシリコンウェーハを、５００℃以上６００℃以下の温度で、４時間以上６時間以下の時間で熱処理する熱処理工程と、
前記熱処理工程後のシリコンウェーハを、研磨量が１．５μｍ以上となるように再研磨する再研磨工程とを行うことを特徴とするシリコンウェーハの製造方法を提供する。 （もっと読む）

【課題】縦型トランジスタの特性にばらつきが生じることを抑制する。
【解決手段】半導体基板１００には縦型ＭＯＳトランジスタ２０が形成されている。半導体基板１００の表面上には、第１層間絶縁膜３００及び第１ソース配線３１２が形成されている。第１ソース配線３１２は、第１層間絶縁膜３００上に形成されており、平面視で縦型ＭＯＳトランジスタ２０と重なっている。第１層間絶縁膜３００にはコンタクト３０２が埋め込まれている。コンタクト３０２は、縦型ＭＯＳトランジスタ２０のｎ型ソース層１４０と第１ソース配線３１２とを接続している。そして第１ソース配線３１２には、複数の開口３１６が形成されている。 （もっと読む）

【課題】ＳｉＣ半導体基板の不純物元素を捕捉・固定するためのゲッタリング層の形成を含む半導体素子の製造方法を提供する。
【解決手段】ＳｉＣ基板１０上にＳｉＣエピタキシャル層１６を形成し、該エピタキシャル層１６にイオン注入および熱処理を行なって半導体素子を製造する方法において、上記ＳｉＣ基板１０よりも欠陥密度の高いゲッタリング層１３を形成する工程を含むことを特徴とする半導体素子の製造方法。 （もっと読む）