国際特許分類[H01L21/322]の内容
電気 (1,674,590) | 基本的電気素子 (808,144) | 半導体装置,他に属さない電気的固体装置 (445,984) | 半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置 (183,847) | 半導体装置またはその部品の製造または処理 (125,986) | 少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置 (97,574) | 不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置 (83,040) | 21/20〜21/26に分類されない方法または装置を用いる半導体本体の処理 (43,387) | 半導体本体の内部性質の改変,例.内部不完全性の形成 (657)
国際特許分類[H01L21/322]に分類される特許
41 - 50 / 657
半導体装置及び半導体基板の重水素処理装置
【課題】シリコンカーバイド領域を含む半導体基板上に形成された金属-絶縁膜-半導体構造を有する半導体装置(電界効果型トランジスタ(MISあるいはMOSFET))に対して、高温に加熱された熱触媒体表面での重水素を含んだガスの熱触媒作用によって生成された活性化した重水素を用いることにより、600°C以下の低温においてゲート絶縁膜/シリコンカーバイド半導体界面近傍に存在するダングリングボンドの重水素終端を図り、界面準位密度の低い良好なゲート酸化膜/半導体界面が形成された半導体装置、およびそれを形成する重水素処理装置およびその作製方法を提供する。
【解決手段】半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x1019cm-3以上であることを特徴とする金属−絶縁膜−半導体(MIS)構造を有する半導体装置。
(もっと読む)
半導体装置及び半導体装置の製造方法
【課題】素子分離領域での電流リークを低減する。
【解決手段】抵抗素子5用の多結晶シリコン膜50の第2領域52にはドーパントがイオン注入されている。抵抗素子6用の多結晶シリコン膜60の第2領域62には窒素等がイオン注入されている。第2領域52,62は第1領域51,61よりも結晶欠陥密度が高い。抵抗素子7用の多結晶シリコン膜70中の結晶欠陥密度はシリサイド膜73付近においてより高い。抵抗素子8用の多結晶シリコン膜80は素子分離絶縁膜3の開口内のシリサイド膜を介して基板2に接している。当該シリサイド膜付近の基板表面2S内の結晶欠陥密度は周辺よりも高い。
(もっと読む)
シリコンウェーハの熱処理方法
【課題】高酸素濃度のシリコン単結晶の無欠陥領域から切り出されたシリコンウェーハであっても、ライフタイムを向上させることができ、かつ、半導体デバイス形成時における熱処理においてスリップの発生が抑制されたシリコンウェーハを生産性が低下することなく得ることができるシリコンウェーハの熱処理方法を提供する。
【解決手段】CZ法によりv/G値を制御して育成されたシリコン単結晶インゴットの無欠陥領域から切り出された酸素濃度が1.2×1018個/cm3以上1.8×1018個/cm3以下であるシリコンウェーハに対して、窒素ガスを含まない非酸化性雰囲気中、1300℃以上1380℃以下の第1の最高到達温度の範囲内で1秒以上15秒以下保持した後、更に、窒素ガスを含まない酸化性雰囲気中、1300℃以上1380℃以下の第2の最高到達温度の範囲内で1秒以上15秒以下保持する急速昇降温熱処理を行う。
(もっと読む)
シリコン基板の製造方法及びシリコン基板
【課題】表層にRIE欠陥がなく、かつライフタイムが十分長いシリコン基板の製造方法及びシリコン基板を提供することを目的とする。
【解決手段】チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、1300℃より高くかつシリコン融点以下の温度で1〜60秒保持して急速熱処理を施した後、600〜800℃の範囲の温度まで降温速度5〜150℃/secで一段目の降温工程を行い、その後、冷却時間X秒と降温速度Y℃/secが、X<100の場合はY≦0.15X−4.5を、X≧100の場合はY≦10を満たすように二段目の降温工程を行うシリコン基板の製造方法。
(もっと読む)
半導体装置及びその製造方法
【課題】DRAMの微細化及び高集積化により、プロセス低温化が進み、400〜500℃熱処理による基板内の酸素ドナー化による電子発生量が多くなってきた。そのため、基板深くに形成されるウェル同士の分離耐圧が厳しくなり、デバイス劣化を引き起こしてしまう。
【解決手段】P型半導体基板11の表面から0.2〜1μmの範囲の深さに2E+17atom/cm3以上のピーク濃度を有するNウェル層12の下方に、P型半導体基板11中に発生するキャリア電子濃度より高濃度のP型不純物を含有する空乏層拡大防止層17を有する半導体装置。
(もっと読む)
アニールウエハの製造方法
【課題】アニール後の残留ボイド、およびアニールウエハに形成した酸化膜のTDDB特性劣化を回避し、シリコン単結晶に含有可能な窒素濃度範囲を拡張することが可能となるアニールウエハの製造方法を提供する。
【解決手段】アニールウエハの製造方法では、結晶引上速度Vと結晶成長軸方向の平均温度勾配Gとの比であるV/Gについて、V/Gが0.9×(V/G)crit以上2.5×(V/G)crit以下となるように制御するとともに、結晶引上炉内の水素分圧を3Pa以上40Pa未満とする。シリコン単結晶は、窒素濃度が5×1014atoms/cm3超え6×1015atoms/cm3以下、炭素濃度が1×1015atoms/cm3以上9×1015atoms/cm3以下であり、不純物濃度が5ppma以下の希ガス雰囲気もしくは非酸化性雰囲気中において熱処理する。
(もっと読む)
固体撮像装置の製造方法
【課題】固体撮像装置の感度の低下を抑制しつつ、感光面の重金属汚染を低減する。
【解決手段】半導体層4の裏面からBOX層2を除去した後、半導体層4の裏面にゲッタリング層41を積層し、半導体層4の熱処理を行うことにより、半導体層4の重金属をゲッタリング層41にトラップさせ、半導体層4の裏面からゲッタリング層41を除去する。
(もっと読む)
SOIウェハの製造方法
【課題】SOIウェハの支持基板ウェハの帯電を除去することのできるSOIウェハの製造方法を提供する。
【解決手段】活性層基板10と支持基板20との貼り合わせ面に酸化膜22を形成する酸化膜形成工程と、活性層基板10と支持基板20とを貼り合わせる貼り合わせ工程と、支持基板20に向けて活性層基板10に酸化膜22に達するまでのトレンチを形成するトレンチ形成工程と、トレンチから酸化膜22に向けて予め定められたイオンを注入するイオン注入工程と、トレンチ内部をポリシリコン3で充填する充填工程とを備える。
(もっと読む)
半導体材料ウェハ、半導体素子および集積回路
【課題】材料析出物を有するゾーンを半導体内に形成することにより、半導体素子の製造プロセス中に半導体材料内に内方拡散することが可能な貴金属を効果的にゲッタリングする方法を提供する。
【解決手段】機械的作用によって、または、酸素注入によって欠陥領域を形成する間に、半導体材料(2)内に欠陥を形成する工程(4)と、その後、欠陥領域内に材料析出物を生成する間に、上記半導体材料(2)の熱処理を行う工程とを含む。
(もっと読む)
裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
【課題】裏面照射型固体撮像素子をより高い歩留まりで製造することが可能なエピタキシャル基板およびその製造方法を提供する
【解決手段】本発明の裏面照射型固体撮像素子用エピタキシャル基板100は、炭素、または、炭素および窒素が添加され、抵抗率が100Ω・cm未満であるp型シリコン基板1と、該p型シリコン基板上のp型第1エピタキシャル層2と、該第1エピタキシャル層上のp型またはn型第2エピタキシャル層3と、を有し、前記第1エピタキシャル層2は、p型不純物のピーク濃度が2.7×1017atoms/cm3以上1.1×1019atoms/cm3未満であることを特徴とする。
(もっと読む)
41 - 50 / 657
[ Back to top ]