【課題】単結晶シリコンで構成された半導体ウェハを熱処理中に支持するための支持リング、該半導体ウェハの熱処理のための方法、および単結晶シリコンで構成された熱処理された半導体ウェハを提供する。
【解決手段】単結晶シリコンで構成された半導体ウェハを、半導体ウェハの熱処理中に支持するための支持リングであって、外部側面および内部側面と、外部側面から内部側面に延在し、半導体ウェハの配置に役立つ湾曲面とを含み、湾曲面は、直径３００ｍｍの半導体ウェハの配置用に設計されている場合には６０００ｍｍ以上９０００ｍｍ以下の曲率半径を有し、直径４５０ｍｍの半導体ウェハの配置用に設計されている場合には９０００ｍｍ以上１４０００ｍｍ以下の曲率半径を有する、支持リング、該半導体ウェハの熱処理のための方法、および単結晶シリコンで構成された熱処理された半導体ウェハである。 （もっと読む）

【課題】メモリデータを外部回路を用いずに、コピーを行う半導体記憶装置を提供することを課題とする。
【解決手段】複数のメモリセルの第一端子が共通接続されたビット線と、ビット線に接続され、読み出し時にビット線を特定の電位にプリチャージするプリチャージ回路と、メモリセルから読み出したデータ、もしくはメモリセルへの書き込みデータを一時的に保持する容量素子を有するデータ保持回路と、データ保持回路で保持しているデータの反転データをビット線に出力する反転データ出力回路とを有し、反転データ出力回路は、データ保持回路で保持しているデータの反転データの出力を制御する手段を有する構成とする。 （もっと読む）

【課題】デバイス製造工程における熱処理を経た後にも高抵抗を維持するシリコンウェーハを高い生産性を以て製造する方法を提供する。
【解決手段】設定抵抗率に応じてドーパントを添加してシリコンインゴットをチョクラルスキー法により成長させ、該シリコンインゴットをスライスして前記設定抵抗率を有するシリコンウェーハを製造するに当たり、設定抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後の該シリコンウェーハの熱処理後抵抗率のウェーハ厚み方向のプロファイルを、複数のシリコンインゴット酸素濃度において予め求めておき、前記プロファイルにおいて、熱処理後抵抗率がピークとなる深さまでのウェーハ表面からの厚みが、デバイスのチップ形成領域より厚いプロファイルを有する、酸素濃度となる条件にてシリコンインゴットの成長を行うようにする。 （もっと読む）

【課題】本発明は、ＳＯＩにおいて適したゲッタリング方法を適用して得られる半導体装置を提供する。
【解決手段】埋め込み酸化膜と、埋め込み酸化膜上に表面シリコン層を有するＳＯＩ構造を有する半導体装置において、埋め込み酸化膜上に、表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜を有し、素子分離絶縁膜上に容量が形成されており、素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置とする。 （もっと読む）

【課題】デバイス製造工程における熱処理を経た後にも高抵抗を維持するとともに、ウェーハの機械的強度及びゲッタリング能力が高い高抵抗シリコンウェーハを製造する方法を提供する。
【解決手段】チョクラルスキー法により設定抵抗率に応じてドーパントを添加してシリコンインゴットを成長させ、該シリコンインゴットをスライスして設定抵抗率を有するシリコンウェーハを製造するに当たり、設定抵抗率毎に、シリコンウェーハを供するデバイス作製工程における熱処理後の当該シリコンウェーハの熱処理後抵抗率と当該シリコンウェーハが切り出されたシリコンインゴットの酸素濃度との相関を予め求めておき、シリコンインゴットの成長を、該インゴットの設定抵抗率に対する相関において、導電型が逆転する酸素濃度未満となる条件にて行う。 （もっと読む）

【課題】デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】シリコン基板の表面から内部に向かってＶ族原子を拡散させて形成した、濃度：２×１０^１３ａｔｏｍｓ／ｃｍ^３以上１×１０^１８ａｔｏｍｓ／ｃｍ^３以下のＶ族原子を含有してシリコン基板の表層に位置するバリア層と、バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とするエピタキシャルウェーハである。また、バリア層形成工程と、デバイス活性層形成工程とを含むエピタキシャルウェーハの製造方法である。 （もっと読む）

【課題】ＩＧＢＴ等においては、ドリフト領域やフィールドストップ領域における少数キャリアのライフタイムを制御して、スイッチング特性を改善するため、ウエハへの電子線照射が行われている。この電子線照射によって、デバイスの閾値電圧がシフトするため、電子線照射後に水素アニールを施すことにより、閾値電圧の回復を図っている。しかし、ボンディングダメージ等を低減するため、デバイス表面のモリブデン系バリアメタルをＴｉＷ系バリアメタルに変更すると、水素アニールによる閾値電圧の回復率が低下する問題が発生した。
【解決手段】本願発明はシリコン系半導体ウエハのデバイス主面側にパワー系絶縁ゲート型トランジスタの主要部を形成する半導体装置の製造方法において、デバイス主面上にＴｉＷ系のバリアメタルをスパッタリングにより形成するに際して、ＴｉＷターゲットのチタン濃度を、８重量％以下で、且つ、２重量％以上とするものである。 （もっと読む）

【課題】ゲート絶縁膜の形成を１０００℃以上で行う場合に、Ｇｒｏｗ−ｉｎ欠陥の発生の抑制と、ＢＭＤを用いたゲッタリング効果の向上を両立させる。
【解決手段】初期状態での酸素濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下の半導体基板に素子分離領域３を形成し、ゲート絶縁膜５ａを１０００℃以上の熱酸化により形成した後、酸素をイオン注入して熱処理することで、ＢＭＤ層３０を素子分離領域３の底面よりも下方に形成する。 （もっと読む）

【課題】ゲッタリング能力が高く、かつシリコンエピタキシャル層の最表面部の酸素濃度が極めて低いシリコンエピタキシャルウェーハを提供する。
【解決手段】酸素濃度が７ｐｐｍａ（ＪＥＩＤＡ）以上のシリコン単結晶基板の主表面上にエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、該シリコンエピタキシャルウェーハは２層以上の炭素イオン注入層を有し、かつ前記シリコンエピタキシャル層の最表面部は酸素濃度が５ｐｐｍａ（ＪＥＩＤＡ）以下であることを特徴とするシリコンエピタキシャルウェーハ。 （もっと読む）

【課題】本発明の目的は、ゲッタリング能力を十分に向上させたシリコンウェーハ及びその製造方法を提供することにある。
【解決手段】本発明のシリコンウェーハの製造方法は、シリコンウェーハの表面に酸素、炭素、窒素のうち何れか1種類以上の元素が存在する状態にて、当該表面にレーザーを照射して、表層部を溶融させた後、溶融させた表層部を固化させることにより、元素を表層部にドープすることを特徴とする。この製造方法によって得られる本発明のシリコンウェーハは、酸素、炭素、窒素の少なくともいずれか1種類以上の元素を高濃度に有する。 （もっと読む）