【課題】無欠陥領域［Ｐ］が全域に分布する無欠陥のシリコンウェーハであっても、ＩＧ効果が有効に得られるシリコンウェーハの製造方法を提供する。
【解決手段】シリコン単結晶インゴットから切り出した無欠陥のシリコンウェーハに、ＮＨ₃を含むガス雰囲気中でＲＴＡ処理を施して、ウェーハ内部に新たに空孔を形成させ、その後に、窒素、酸素またはこれらの混合ガス雰囲気中で、７００℃から９００℃までを３℃／分以下の速度で昇温し、９００〜１１００℃で１〜８時間保持する熱処理を施して、ウェーハ内部にＢＭＤを形成させる。さらに、エピタキシャル処理を施して、ウェーハ表面にエピタキシャル層を成長させる。これにより、ＩＧ効果を有するとともに一層表面品質に優れた無欠陥のシリコンウェーハを得ることができる。 （もっと読む）

【課題】ＣＯＰ等のｇｒｏｗｎ−ｉｎ欠陥が表層域に存在しない、例えば直径４５０ｍｍの大口径のシリコンウェーハを製造する方法を提供する。
【解決手段】チョクラルスキー法により３．０℃／分以下の冷却速度の下に育成したシリコン単結晶をスライスしてシリコンウェーハを製造するに当たり、該シリコンウェーハに非酸化性雰囲気中で熱処理を施し、次いで酸化性雰囲気で熱処理を施し、シリコンウェーハの表面側にｇｒｏｗｎ−ｉｎ欠陥が存在する欠陥層および該欠陥層の直下にｇｒｏｗｎ−ｉｎ欠陥が存在しない無欠陥層を形成し、その後前記欠陥層を研磨除去する。 （もっと読む）

【課題】 ダイオード領域とＩＧＢＴ領域が混在した半導体装置において、トレンチゲートのそれぞれの閾値電圧のばらつきを抑制するとともに、逆回復特性を改善することを目的とする。
【解決手段】 半導体装置１０の半導体層１２には、ダイオード領域２０とＩＧＢＴ領域４０の双方に亘って連続して伸びているとともに、半導体層１２の表面から観測して第１深さと第２深さの間の範囲に設けられている第１ライフタイム制御領域３２が形成されている。第１深さは、トレンチゲート５２の底面の深さと一致している。第２深さは、半導体層１２の厚みを１．０としたときに０．４である。 （もっと読む）

【課題】ウェーハ製造後のデバイス作製工程においてスリップが発生することのないシリコンウェーハを提供するための熱処理方法を提供する。
【解決手段】デバイス作製工程において、シリコンウェーハが受ける熱応力に起因してシリコンウェーハにスリップが発生する限界である臨界せん断応力と、シリコンウェーハの製造段階で施す熱処理を経た該ウェーハにおける酸素析出物のサイズＬに対する残存酸素濃度Ｃ_ｏの比Ｃ_ｏ／Ｌとの相関を、デバイス作製工程の温度条件毎に予め求めること、シリコンウェーハを供する実際のデバイス作製工程の温度条件に対応する相関に基づいて、実際のデバイス作製工程においてシリコンウェーハが受けるせん断応力を超える臨界せん断応力に対応するＣ_ｏ／Ｌを求めること、該Ｃ_ｏ／Ｌ以上となる条件の下に熱処理を施すことを特徴とする。 （もっと読む）

【課題】シリコンウェーハに対してＲＴＰを行う際、シリコンウェーハの裏面の外周部をリング状に保持するサセプタを用いても、接触痕やスリップの発生を効果的に抑制することができるシリコンウェーハの熱処理方法の提供。
【解決手段】ウェーハＷの回転数を２５０ｒｐｍ以上３５０ｒｐｍ以下とし、ウェーハＷの半導体デバイスが形成される表面Ｗ１側及び前記表面Ｗ１側に対向する裏面Ｗ２側に不活性ガスを供給し、かつ、最高到達温度を１３００℃以上１４００℃以下として、急速加熱・急速冷却熱処理を行う。 （もっと読む）

【課題】板状酸素析出物を含むシリコンウェーハであってデバイスプロセスにてＬＳＡ処理を行った場合であっても転位の発生を防止することが可能なシリコンウェーハを提供する。
【解決手段】本発明によるシリコンウェーハは、ＬＳＡ処理を含むデバイスプロセスに供せられるシリコンウェーハであって、ＬＳＡ処理時においてシリコンウェーハに含まれる板状酸素析出物の対角線長をＳ（ｎｍ）、前記ＬＳＡ処理における最高到達温度をＴ（℃）とした場合、Ｔ×Ｓ^２≦９×１０^６を満たす。本発明によれば、上記の条件でＬＳＡ処理を行うことにより、シリコンウェーハに含まれる板状酸素析出物を起点とした転位の発生を防止することが可能となる。 （もっと読む）

【課題】半導体基板の再生に適した方法、半導体基板の再生に適した方法を用いた再生半導体基板の作製方法、及び当該再生半導体基板を用いたＳＯＩ基板の作製方法の提供を目的とする。
【解決手段】損傷した半導体領域と絶縁層とを含む凸部が周縁部に存在する半導体基板に対し、絶縁層が除去されるエッチング処理と、半導体基板を構成する半導体材料を酸化する物質、酸化された半導体材料を溶解する物質、及び、半導体材料の酸化の速度及び酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して損傷半導体領域が優先的に除去されるエッチング処理と、レーザ光照射工程と、を行うことで半導体基板を再生する。 （もっと読む）

【課題】平坦性の高い表面を有する単結晶半導体層を備えた半導体基板の作製方法を提供することを目的の一とする。平坦性の高い単結晶半導体層を備えた半導体基板を用いて信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】半導体基板の作製工程において、単結晶半導体基板に希ガスイオン照射工程、レーザー照射工程および水素イオン照射工程を行うことで、単結晶半導体基板の所定の深さに大きな結晶欠陥を含有した薄い脆化領域を形成し、剥離加熱工程を行うことで脆化領域より表面側の単結晶半導体層をベース基板に転載する。 （もっと読む）

【課題】欠陥のほとんどないシリコンエピタキシャル層を形成できるエピタキシャルウェーハの製造方法、当該方法により製造されたエピタキシャルウェーハ及び撮像用デバイスの製造方法を提供することを目的とする
【解決手段】前記シリコン基板に急速熱処理を施すことによって、少なくとも前記シリコン基板の表面から０．５μｍの深さまでの領域に存在するＲＩＥ法により検出される欠陥を消滅させるＲＩＥ欠陥消滅工程と、前記ＲＩＥ法により検出される欠陥を消滅させたシリコン基板の表面上に前記シリコンエピタキシャル層を形成する工程とを具備するエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】半導体ウェハから得られる複数のメインチップにおいて、メインチップ毎のＯＮ電圧のバラツキを低減することが可能な半導体装置の製造方法を提供する。
【解決手段】ＩＧＢＴ素子１と、小面積のトランジスタ２とが表面に形成された半導体ウェハ１０を準備する。半導体ウェハ１０の表面全体に電子線等を照射する。ＩＧＢＴ素子１およびトランジスタ２の中に再結合中心を形成する。測定装置１５によりトランジスタ２のＯＮ電圧を測定しつつ、ＩＧＢＴ素子１およびトランジスタ２において規定されたライフタイムを所定のアニール処理を施すことにより回復させる。ライフタイムが回復しているとき、制御装置１６は、ＩＧＢＴ素子１のＯＮ電圧がそれぞれ所定のＯＮ電圧となるように、測定されたトランジスタ２のＯＮ電圧に基づいてアニール処理におけるアニール処理量を制御する。 （もっと読む）