説明

国際特許分類[H01L21/322]の内容

国際特許分類[H01L21/322]に分類される特許

1 - 10 / 657



Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285

【課題】デバイス後工程で50μm以下まで薄型化される半導体デバイス用として好適なシリコン基板を提供する。
【解決手段】 デバイス作製されたシリコン基板に対し、所定の条件によるレーザー照射にてデバイス後工程で薄型化させたシリコン基板裏面全面あるいは一部を深さ方向に対してアモルファス化、あるいは基板内部の所定位置に最適化された結晶欠陥を形成させて強力なゲッタリング層を具備させる事が可能なシリコン基板及び製造方法である。 (もっと読む)


【課題】表面にDZを有する半導体基板において、該DZの有無を判定することを目的の一とする。
【解決手段】表面にDZ、内部にIG層を有する半導体基板において、表面再結合速度を1×10cm/sec以上に調整した第1のサンプルの一次モードのライフタイムτ11を測定し、一次モードのライフタイムτ11および下記数式を用いて、IG層のバルクライフタイムτIGを求め、第1のサンプルに対して、表面再結合速度を1×10cm/sec以下に調整した第2のサンプルの一次モードのライフタイムτ12を測定し、一次モードのライフタイムτ12とIG層のバルクライフタイムτIGを比較し、一次モードのライフタイムτ12とIG層のバルクライフタイムτIGの差が0となったとき、DZが消失したと判定することができる。
(もっと読む)


【課題】 本発明は、シリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハ及びその製造方法を提供することを目的とする。
【解決手段】 撮像素子製造用のエピタキシャルウエーハを製造する方法であって、前記エピタキシャル層の成長前に、前記撮像素子の製造後において前記エピタキシャル層中の酸素濃度が4×1017atoms/cm以上となる領域の厚さXを計算し、前記エピタキシャル層の成長において、前記エピタキシャル層を、前記厚さXに加えて、更に前記撮像素子の製造後におけるエピタキシャル層中の酸素濃度が4×1017atoms/cm未満となる領域の厚さが6μm以上となる厚さで成長することを特徴とするエピタキシャルウエーハの製造方法。 (もっと読む)


【課題】シリコンウェーハの製造時においてニッケル等の金属不純物が内方拡散された場合であっても、コストが大きく増加することなく、シリコンウェーハの表面のみならず、ウェーハ内部に含まれるニッケル等の金属不純物の低減を図ることができるシリコンウェーハの清浄化方法及びそれを用いたシリコンウェーハの製造方法を提供する。
【解決手段】本発明に係るシリコンウェーハの清浄化方法は、CZ法により育成したシリコン単結晶インゴットからスライスされたシリコンウェーハを、不活性ガス雰囲気中、発光波長を1000nm以上に制御した光を照射するランプ加熱により、100℃以上800℃以下の最高到達温度まで昇温して、前記最高到達温度を1秒以上60秒以下保持する熱処理を行うことで前記シリコンウェーハの表面に金属不純物を偏析させる工程と、前記偏析させた金属不純物を除去する工程と、を備える (もっと読む)


【課題】デバイス後工程で薄型化され、且つ、裏面研削あるいは研磨される半導体デバイス用として好適なシリコン基板および製造方法を提供する。
【解決手段】 デバイス作製されたシリコン基板に対し、デバイス後工程で薄型化させたシリコン基板の裏面側を非溶融条件で加熱させることにより裏面側の残留応力を低減させチップ強度の低下を抑制できるため歩留が向上でき、同時にデバイス活性層側への重金属の拡散を防止できるためデバイス特性を維持させることが可能なシリコン基板および製造方法である。 (もっと読む)


【課題】CZ法により育成したウェーハのバルク部の直径方向におけるBMD密度の面内均一性を高めることができ、更には、BMDサイズの面内均一性も高めることができ、加えて、ウェーハの表層部のCOPを低減することができるシリコンウェーハの熱処理方法を提供する。
【解決手段】CZ法により育成したシリコン単結晶インゴットからスライスされたシリコンウェーハを、酸化性ガス雰囲気中、1325℃以上1400℃以下の範囲内の第1の最高到達温度まで昇温して前記第1の最高到達温度を保持した後、50℃/秒以上250℃/秒以下の降温速度で降温する第1の熱処理を行う工程と、前記第1の熱処理を行ったシリコンウェーハを、非酸化性ガス雰囲気中、900℃以上1200℃以下の範囲内の第2の最高到達温度まで昇温して前記第2の最高到達温度を保持した後、降温する第2の熱処理を行う工程と、を備える。 (もっと読む)


【課題】デバイス後工程で薄型化され、且つ、裏面研削あるいは研磨される半導体デバイス用として好適なシリコン基板を製造する半導体装置を提供する。
【解決手段】 デバイス作製されたシリコン基板に対し、デバイス後工程で薄型化させたシリコン基板の裏面側を精度よくレーザー光照射できデバイス作製面側の温度を抑制させ本発明による加熱方式を適用することにより残留応力を低減させチップ強度の低下を抑制し、デバイス活性層側への重金属の拡散を防止しデバイス特性を維持させることを可能とするシリコン基板製造装置である。 (もっと読む)


【課題】半導体ウエハ、チップに工程数が増加し、プロセスが煩雑化するような特別な処理を施すことなく、得られる半導体装置にゲッタリング機能を付与する製造方法の提供。
【解決手段】チップ用樹脂膜形成用シートは、支持体と、該支持体シートの剥離面上に形成された樹脂膜とを有し、該樹脂膜が、熱可塑性ポリイミド樹脂(A)およびゲッタリング剤(B)を含む。 (もっと読む)


【課題】 pn接合ダイオードにおいて、逆回復時間trrを短縮するために半導体基板(n型半導体層およびp型半導体層)の全体に電子線を照射しライフタイムキラーを形成すると、リーク電流が増加し、逆方向電圧印加時の損失が増える問題があった。
【解決手段】 低濃度の一導電型半導体層2と高濃度の逆導電型半導体層5とによりpn接合を形成する工程と、飛程距離のピーク位置が逆導電型半導体層5中に位置するように希ガスイオンを注入または照射して逆導電型半導体層5中に電荷捕獲層7を形成する工程と、逆導電型半導体層5と接続する第1電極8を形成する工程と、一導電型半導体層2と電気的に接続する第2電極11を形成する工程と、を備える。 (もっと読む)


1 - 10 / 657