説明

国際特許分類[H01L21/8246]の内容

国際特許分類[H01L21/8246]の下位に属する分類

国際特許分類[H01L21/8246]に分類される特許

41 - 50 / 3,239


【課題】ビットラインを容易に形成することができ、ビットライン工程マージンを増加させ、さらに隣接したビットライン間のキャパシタンスを減少させる半導体素子及びその形成方法を提供する。
【解決手段】本発明に係る半導体素子は、半導体基板10で一方向に延長され、垂直チャンネル領域12b,14bを含む第1及び第2ピラー12,14と、第1及び第2ピラー12,14の内部で垂直チャンネル領域12b,14bの下部に位置する第1ビットライン22と、第1ビットライン22を含む第1ピラー12及び第2ピラー14の間に位置する絶縁膜32とを含む。 (もっと読む)


【課題】誤書込を抑制することが可能なMRAM装置を提供する。
【解決手段】三角波状のパルス電流Iwをワード線に流してパルス磁場をトンネル磁気抵抗素子の自由層に印加する。また、パルス電流Iwがピークに達した後にピークに達する三角波状のパルス電流Ibをビット線に流してパルス磁場を自由層に印加する。これにより、自由層の磁化ベクトルの歳差運動をその熱揺動よりも大きくして、パルス電流Iwのみで自由層の磁化方向が反転するのを防止できる。また、パルス電流Ibによって自由層の磁化方向を確実に反転させることができる。 (もっと読む)


【課題】増加されたメモリ容量を具現できるメモリ装置を提供する。
【解決手段】メモリ装置は、水平な共通導電領域の上に配置され、前記共通導電領域に一端が電気的に連結され、互いに離隔水平な第1選択ラインの上で互いに平行に延長され前記水平な第1選択ラインと交差し前記垂直な半導体柱の側面に対向する側面を包含する水平な第1選択ラインと、前記水平な第1選択ラインと前記垂直な半導体柱との間に、そして前記水平な第2選択ラインと前記垂直な半導体柱との間に介在される少なくとも1つの誘電パターンを包含する選択構造体を含む。前記メモリ装置は、前記選択構造体の上に配置され前記垂直な半導体柱に電気的に連結されたメモリセルを含むメモリセルアレイをさらに含む。 (もっと読む)


【課題】共通データバスを共有する複数のローカルメモリユニットが重複してデータを転送すること、あるいは、複数のローカルメモリユニットに対して重複してデータを転送することを抑制した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のメモリセルを含む複数のローカルメモリユニットLMU<0>〜LMU<7>を備える。共通データバスDBは、複数のローカルメモリユニットに共有され、複数のローカルメモリユニットからデータを転送し、あるいは、複数のローカルメモリユニットへデータを転送する。タイミングコントローラT/Cはローカルメモリユニットの単位で配置するのではなく、インターリーブ動作を行なう単位(ローカルメモリユニットLMU<0>〜LMU<7>のグループ)に対して1つ配置する。これにより読出しデータまたは書込みデータは、共通データバスDBにおいて衝突しない。 (もっと読む)


【課題】無電源で加わった衝撃を検知し、記録することができ、しかも小型化を図り得る衝撃検知・記録装置を提供する。
【解決手段】衝撃検知・記録装置1は、衝撃による機械的エネルギーを電気エネルギーに変換し出力する圧電素子4を有する衝撃センサ2に並列に強誘電体メモリ3が接続されており、強誘電体メモリ3が、強誘電体層を介して対向する第1,第2の電極を有し、強誘電体メモリ3が衝撃が加わった際に圧電素子が変位する部分以外の衝撃センサ部分に一体化されている。 (もっと読む)


【課題】スピン注入トルク磁気抵抗ランダム・アクセス・メモリ(STT−MRAM)のメモリセル寸法を縮小する。
【解決手段】ワード・ラインWLに対して実質的に平行にかつビット・ラインBLに対して実質的に垂直にソース・ラインSLを配列することによって、縮小されたビット・セル寸法が達成される。さらに、1つの実施の形態では、書込み動作時に、無効な書込み動作を防止するために、選択されないビット・セルのビット・ラインにハイ論理/電圧レベルが印加される。 (もっと読む)


【課題】磁気トンネル接合を有する磁気ランダムアクセスメモリ(MRAM)セルを提供する。
【解決手段】磁気トンネル接合2は、シンセティック記憶層23、可逆性であるセンス磁化方向211を呈するセンス層21、及びこのセンス層とこの記憶層との間のトンネル障壁層22から構成される。正味の漂遊局所磁界が、前記記憶層を前記センス層に結合させる。前記正味の漂遊局所磁界は、センス層に結合する前記正味の漂遊局所磁界が50エルステッド未満であるような漂遊局所磁界である。また、MRAMセルに書き込み、MRAMセルを読み出すための方法に関する。当該開示されたMRAMセルは、従来のMRAMセルに比べてより低い消費電力で書き込まれ且つ読み出され得る。 (もっと読む)


【課題】環境負荷が小さく且つクラックの発生が抑制された液体噴射ヘッド、液体噴射装置、及び圧電素子を提供する。
【解決手段】弾性膜50、密着層56、第1電極60、圧電体層70、及び第2電極80を備えた圧電素子300を具備し、圧電体層70は、少なくともビスマス、バリウム、鉄、及びチタンを含むペロブスカイト型構造の複合酸化物からなり、チタンとバリウムのモル比(Ti/Ba)が1.17以上1.45以下である。 (もっと読む)


【課題】強誘電体材料層の電気特性をより一層向上させることが可能な強誘電体材料層の製造方法を提供する。
【解決手段】本発明の1つの強誘電体材料層の製造方法は、基材上にゾルゲル溶液を塗布することにより、強誘電体材料の前駆体層を形成する強誘電体材料前駆体層形成工程と、その前駆体層を120℃〜250℃の範囲内にある第1温度で乾燥させる乾燥工程と、その前駆体層を第1温度よりも高く、かつ、150℃〜300℃の範囲内にある第2温度に加熱した状態で前述の前駆体層に対して型押し加工を施す型押し工程と、その前駆体層を第2温度よりも高い第3温度で熱処理することにより、その前駆体層から強誘電体材料層を形成する強誘電体材料層形成工程とを、この順序で含む。 (もっと読む)


【課題】書き込み電流を低減する。
【解決手段】磁気記憶素子10は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層12と、記憶層12上に設けられた非磁性層13と、非磁性層13上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層14とを含む。記憶層12の面積は、参照層14の面積より大きく、記憶層12の端部の磁化は、記憶層12の中央部の磁化より小さい。 (もっと読む)


41 - 50 / 3,239