【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】上面側のビルドアップ配線層３における電源プレーン３Ｐにおけるビア接続部３Ｖの各列の下方に電源用のスルーホール５Ｐが位置し、電源プレーン３Ｐにおける各列のビア接続部３Ｖとその下方の電源用のスルーホール５Ｐとが各列のビア接続部３Ｖに接続されたビア６を介して電気的に接続されているとともに、電源用の半導体素子接続パッド７Ｐの各列から電源用のスルーホール５Ｐへの導電路が電源プレーン３Ｐにおける前記間引かれた部分を通るようにして形成されているとともに、下面側のビルドアップ配線層３におけるビアランド３Ｌは、複数一組のビア６に対応する分が一つに繋がっている。 （もっと読む）

【課題】 電子部品の電極が接続される接続端子の隣接間隔を小さくすることが容易な電子部品搭載用基板を提供すること。
【解決手段】 電子部品の搭載部２を含む上面を有している絶縁基板１と、搭載部２において絶縁基板１の上面から突出して設けられた凸状端子３とを備えており、凸状端子３の側面が、その下端部から上端部に向かって外側に傾斜している電子部品搭載用基板９である。凸状端子３の上面に接続される導電性接続材５の一部が絶縁基板１の上面に広がることが抑制されるため、接続端子としての凸状端子３の隣接間隔を小さくすることが容易である。 （もっと読む）

【課題】半導体素子の発する熱の熱伝導率の低下を抑制しつつ、熱応力を緩和すること。
【解決手段】半導体モジュールは、回路基板と、回路基板上に半田付けにより接合された半導体素子と、回路基板に接合されたフィンユニット１３とから構成されている。回路基板は、セラミックス基板１４の表裏両面に表金属板と裏金属板１６を接合して構成されている。裏金属板１６には、側面視凹凸形状をなすフィンユニット１３が接合されている。裏金属板１６には、半導体素子の発する熱により生じる熱応力を緩和する第１の溝２２が形成されている。凸部１３ａにおいて第１の溝２２と対向する部分には、半導体素子の発する熱により生じる熱応力を緩和する第２の溝２１が形成されている。 （もっと読む）

【課題】新規な基準メッシュ層を備える多層セラミックパッケージを設計および作製するシステムを提供する。
【解決手段】改良された多層セラミック・パッケージは、それぞれが１本または複数の信号線を有する複数の信号平面と、それぞれが電圧（Ｖｄｄ）電力接続または接地（Ｇｎｄ）接続のうちの１つを提供する複数のバイアと、１つまたは複数の信号平面に隣接する少なくとも１つの基準メッシュ平面１０２とを含む。基準メッシュ平面１０２は、狭い広いまたは広い狭いパターンで交互になる間隔１３２によって分けられた、離隔メッシュ線を含む。交互間隔１３２を備えたメッシュ平面を使用する多層セラミック・パッケージは、一定間隔を備えた従来のメッシュ平面よりも大幅に低い遠端（ＦＥ）ノイズをセラミック・パッケージ内に生成する。このノイズは、信号平面内の信号線の反対側にシールド線を配置することによって、さらに低減される。 （もっと読む）

【課題】電子部品内蔵基板の反りを抑制する。あるいは、半導体チップ占有率の高い電子部品内蔵基板を製造する。
【解決手段】電子部品内蔵基板の製造方法が、樹脂絶縁層と、樹脂絶縁層に形成された収容部に電子部品が配置されてなる部品内蔵部と、を有する第１基板を準備することと、開口部を有する第２基板を準備することと、第１基板から部品内蔵部を含む基板片を切り出すことと、切り出された基板片を第２基板の開口部内に配置し、固定することと、を含む。 （もっと読む）

【課題】 外部からのノイズの影響を低減し、高周波信号を効率よく伝送することができる差動伝送線路および該差動伝送線路を備えた多層配線基板を提供することにある。
【解決手段】 絶縁層を挟んで上下に対向する第１配線導体２および第２配線導体３を有する一対の配線導体からなる差動伝送線路において、一方の第１配線導体２ａの端部と他方の第１配線導体２ｂの端部とが絶縁層を貫通して設けられた第１貫通導体４を介して電気的に接続され、一方の第２配線導体３ａの端部と他方の第２配線導体３ｂの端部とが絶縁層を貫通して設けられた第２貫通導体５を介して電気的に接続されており、第１貫通導体４および第２貫通導体５は、逆向きに等しく傾いている。外部からのノイズの影響を低減し、高周波信号を効率よく伝送することが可能となる。 （もっと読む）

【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】上面側のビルドアップ配線層３における第２のビア群における隣接する複数個ずつが第２のパッド７ＧのピッチＰ１より狭いピッチＰ２で寄り集まった複数のビアグループ６Ｂを形成しているとともに、隣接するビアグループ６Ｂに接続されたビアランド３Ｌ同士の間に第１の電源プレーン３Ｐが介在し、ビアランド３Ｌ同士の間の第１の電源プレーン３Ｐを通して第１の半導体素子接続パッド７Ｐの各列から第１のスルーホール５Ｐへの導電路が形成されているとともに、下面側のビルドアップ配線層３におけるビアランド３Ｌは、複数一組のビア６に対応する分が一つに繋がっている。 （もっと読む）

【課題】半導体装置を薄型化する技術を提供する。
【解決手段】半導体装置は、基板と、前記基板の上面に設けられた半導体素子と、前記基板の上面に設けられた接着剤と、を備え、前記基板の上面に、前記半導体素子の少なくとも一部を収容する凹部が形成され、前記接着剤は、前記基板と前記半導体素子との間に設けられているとともに、前記基板の凹部を覆っている。 （もっと読む）

【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】上面側のビルドアップ配線層３における電源プレーン３Ｐの中に形成された接地用のビアランド３Ｌおよびこれに接続されたビア６は、接地用の半導体素子接続パッド７Ｇの各列における一部のパッドにのみ対応するにように間引かれて形成されているとともに、電源用の半導体素子接続パッド７Ｐの各列から電源用のスルーホール５Ｐへの導電路が電源プレーン３Ｐにおける前記間引かれた部分を通るようにして形成されているとともに、下面側のビルドアップ配線層３におけるビアランド３Ｌは、複数一組のビア６に対応する分が一つに繋がっている。 （もっと読む）