【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】上面側のビルドアップ配線層３における電源プレーン３Ｐの中に形成された接地用のビアランド３Ｌおよびこれに接続されたビア６は、接地用の半導体素子接続パッド７Ｇの各列における一部のパッドにのみ対応するにように間引かれて形成されているとともに、電源用の半導体素子接続パッド７Ｐの各列から電源用のスルーホール５Ｐへの導電路が電源プレーン３Ｐにおける前記間引かれた部分を通るようにして形成されているとともに、下面側のビルドアップ配線層３におけるビアランド３Ｌは、複数一組のビア６に対応する分が一つに繋がっている。 （もっと読む）

【課題】はんだによる短絡不良を低減すること。
【解決手段】半導体素子１０の一主面には複数の電極パッド１１が、半導体素子１０の外周に沿って矩形枠状に配列されている。各電極パッド１１には、柱状の電極端子１３が立設されている。電極端子１３の基端部（金属端子部１５の基端部１６及びバリア層１４）は電極パッド１１に接続されている。電極端子１３（金属端子部１５）の先端部１７は略半円柱状に形成されている。この略半円柱状の先端部１７は、先端面の弧部分が半導体素子１０の外側を向くように形成されている。配線基板２０の接続パッド２２は、配列方向と直交する方向、即ち半導体素子１０の外周と直交する方向に沿って延びる矩形状に形成されている。電極端子１３は接続パッド２２にはんだ３０により電気的に接続される。 （もっと読む）

【課題】半田バンプ上に半導体素子の電極を安定した状態で載せて半導体素子の電極と半導体素子接続パッドとを電気的に良好に接続することが可能な配線基板の製造方法を提供する。
【解決手段】絶縁基板に半導体素子接続パッド及びソルダーレジスト層５ｂを形成する工程と、前記半導体素子接続パッド上にソルダーレジスト層５ｂの上面より高い半田バンプＢ１を溶着する工程と、ソルダーレジスト層５ｂ及び半田バンプＢ１上にソルダーレジスト層５ｂを弾性変形で凹ませつつ半田バンプＢ１を塑性変形で押潰す様に押圧ローラーＲを転動させて半田バンプＢ１の頭頂部をソルダーレジスト層５ｂの上面より低い位置となるように平坦化する工程とを行なう。 （もっと読む）

【課題】差動モード信号の反射とコモンモード信号の反射とを個別に制御する。
【解決手段】半導体パッケージ内の整合回路２０において、第１および第２の信号端子２ｐ，２ｎは、半導体チップ１０に設けられた差動信号の入出力用の一対のパッド１ｐ，１ｎとボンディングワイヤでそれぞれ接続され、互いに容量結合するように構成される。第３および第４の信号端子３ｐ，３ｎは、差動信号伝送用の一対の線路１２ｐ，１２ｎとそれぞれ接続され、互いに容量結合するように構成される。第１〜第４の補助端子２ｇ１，２ｇ２，３ｇ１，３ｇ２は、第１〜第４の信号端子２ｐ，２ｎ，３ｐ，３ｎとそれぞれ容量結合するように構成されるとともに、各々が接地電位と直接またはインダクタを介して接続される。第１のインダクタ５ｐは、第１および第３の信号端子２ｐ，３ｐ間に設けられる。第２のインダクタ５ｎは、第２および第４の信号端子２ｎ，３ｎ間に設けられる。 （もっと読む）

【課題】本明細書では、基板基材が熱によって劣化することを抑制することができる構造の半導体モジュールを開示する。
【解決手段】半導体モジュール２は、基板基材４内にＩＧＢＴ１０、ダイオード２０、プリント配線３０〜４４、及び、断熱部５０が配置されて形成されている。ＩＧＢＴ１０とダイオード２０は、基板基材４内に並べて配置されている。プリント配線３０は、ＩＧＢＴ１０及びダイオード２０と接続されている。同様に、プリント配線３４、３６は、ＩＧＢＴ１０と接続されている。また、プリント配線３８は、ダイオード２０と接続されている。プリント配線３０〜４４の一部は、基板基材４の表面に露出している。断熱部５０は、ＩＧＢＴ１０と基板基材４との間、ダイオード２０と基板基材４との間、及び、プリント配線３０、３４、３６、３８と基板基材４との間に配置されている。 （もっと読む）

【課題】 多数個取り配線基板を分割する際にリードピン同士が接触することによってリードピンが変形することを低減すること。
【解決手段】 多数個取り配線基板10は、複数の配線基板領域１ａを含んでおり、複数の配線基板領域１ａの境界に設けられた分割溝２を有している母基板１と、複数の配線基板領域１ａのそれぞれにおいて母基板１の表面に設けられた導体層３と、導体層３に接合されたリードピン４とを備えており、分割溝２の内面２ａの延長線２ｂとリードピン４とが交わらないことを特徴とする。このような構成であることから、分割溝２の内面２ａの対向する部分同士が接して多数個取り配線基板10が撓むことを抑制するので、隣接する配線基板領域１ａに設けられたリードピン４同士が接触することが抑制され、配線基板11のリードピン４が変形することを低減できる。 （もっと読む）

【課題】Ｆａｎ−ｏｕｔ型のＷＬＰにおいて、金属バンプの接合を確実に行う。
【解決手段】電子装置１は、回路基板２上にパッケージ部品５が金属バンプ４を介して実装されている。パッケージ部品５は、半導体チップ１１を樹脂２１で覆うと共に、再配線層３１によって半導体チップ１１の領域の外側に金属バンプ４を配置することが可能になっている。樹脂２１内には、銅製の柱２５が複数配置されており、各柱２５の下方に金属バンプ４が１つずつ配置されている。パッケージ部品５を回路基板２に実装するときは、パッケージ部品５の上方から超音波を印加すると、柱２５によって超音波が損失なく伝播させられ、金属バンプ４を溶融させる。 （もっと読む）

【課題】表面実装可能な集積回路のパッケージ化機構を提供する。
【解決手段】集積回路（ＩＣ）パッケージが開示される。ＩＣパッケージは、上部層、中間層、及び底部層を有する基板と、基板の上部層に埋め込まれたミリメートル波アンテナのアレイと、基板の底部層に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）とを含む。１つの実施形態において、プリント回路基板（ＰＣＢ）への表面実装のための第２のレベルの相互接続が基板の底部層に設けられる。 （もっと読む）

【課題】導電箔とその保護膜が形成された絶縁基材に対して平行に半導体チップを固着し、熱膨張による応力を起因とした半導体装置の損傷の防止を図る。
【解決手段】絶縁基材１１の表面上に導電箔１２が配置され、導電箔１２を覆って、その一部を露出する複数の第１の開口部１７Ａ、及び複数の第２の開口部１７Ｂを有する保護膜１７が配置されている。各第１の開口部１７Ａで露出する導電箔１２の表面上に導電突起体１４が配置される。表面に複数のパッド電極１２を有した半導体チップ２０は、その裏面が複数の導電突起体１４と対向するように、ダイボンドペースト１５を介して保護膜１７上に固着される。各第２の開口部１７Ｂで露出する導電箔１２は、それぞれボンディングワイヤを介してパッド電極２１と接続される。絶縁基材１１の表面上の半導体チップ２０等は、封止材１６に覆われて封止される。 （もっと読む）

【課題】工程コストが低減するとともに、製造工程が簡素化された半導体パッケージ及びこれを含む半導体パッケージモジュールを提供する。
【解決手段】本発明の半導体パッケージ１００は、ボンディングパッド１２０を有する半導体チップ１１０と、ボンディングパッド１２０に電気的に連結され、断線することなく繋がるように形成されたショート（ｓｈｏｒｔ）型再配線パターン１４１と、ショート（ｓｈｏｒｔ）型再配線パターン１４１と同一層上で多数個に分離形成されたオープン（ｏｐｅｎ）型再配線パターンＡとを含む再配線層１４０と、オープン（ｏｐｅｎ）型再配線パターンＡそれぞれに形成された信号連結用接続端子１Ｄ、２Ｄとを有する第１基板１５０と、を含む。 （もっと読む）