【課題】長尺接続子により直線上に配列された複数の半導体チップを半田付けにより共通接続する場合において、長尺接続子の撓みを防止して当該長尺接続子と各半導体チップとの間隔を適正な間隔に保持する。
【解決手段】長尺接続子１１０の接続板部１１３を当該長尺接続子１１０の先端部の側に位置する半導体チップ１３３よりもさらに先方にまで延長することによって形成された延長部１５０の下面側に突起部１１４を有する長尺接続子１１０と、リードフレーム１２０を載置するリードフレーム載置面２００ａに長尺接続子１１０の突起部１１４を当接させるための突起当接部２１０を有する台座２００とを用いて、長尺接続子１１０の突起部１１４を台座２００の突起当接部２１０に当接させるようにリードフレーム１２０を台座２００に載置した状態で半導体チップ１３１〜１３３の各上面と長尺接続子１１０の接続板部１１３の下面とを半田付けする。 （もっと読む）

【課題】積層された半導体ウエハーが備える接続部間の電気的な接続を安定的に行い得るとともに、効率よく複数の半導体素子を製造し得る半導体ウエハーの接合方法および信頼性の高い半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体ウエハーの接合方法では、半導体ウエハー２１０と半導体ウエハー２２０との間に、フラックス活性を有する硬化剤と、熱硬化性樹脂とを含む接合層６０を介在させて、半導体ウエハー２１０、２２０が積層された半導体ウエハー積層体２３０を得た後に、半導体ウエハー積層体２３０を、加熱しつつ、その厚さ方向に加圧することにより、半田バンプ２２４を溶融・固化するとともに、前記熱硬化性樹脂を硬化して、半導体ウエハー２１０と半導体ウエハー２２０とが固着することにより、接続部（半田バンプの固化物）２２５で、接続部２１２と接続部２２２とが電気的に接続された半導体ウエハー接合体２４０を得る。 （もっと読む）

【課題】信頼性の高い電子装置及びその製造方法を提供する。
【解決手段】複数のチップ１２ａ，１２ｂと、複数のチップを埋め込む樹脂層１０と、互いに隣接するチップ同士を電気的に接続する配線２６と、配線により電気的に接続されたチップに係合し、樹脂層より熱膨張率が低く、配線により電気的に接続されたチップ同士を固定する固定部材１８とを有している。 （もっと読む）

【課題】静電破壊を防止して歩留まり良く製造できる電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器を提供する。
【解決手段】支持体上に、樹脂材料からなる基材を複数積層することで第１基板を形成する工程と、素子基板から前記支持体を剥離する工程と、素子基板との間で機能素子を挟持するように第２基板を貼り付ける工程と、を有する電気装置の製造方法に関する。素子基板の形成工程においては、複数の基材間のいずれかに挟持するように電極層を配置するとともに、電極層よりも上層であって複数の前記基材間のいずれかに挟持する或いは基板本体の表面に配置するように機能素子を駆動するための半導体素子を設ける。 （もっと読む）

【課題】半導体パッケージ内における半導体素子の位置ずれを抑制することができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、凸部２３が形成されたパッケージ基板１１、導電性の接着剤２５、およびパッケージ基板１１上に実装された半導体素子１４、を具備する。パッケージ基板１１は、少なくとも２箇所に凸部２３が形成された基板である。導電性の接着剤２５は、凸部２３を含むパッケージ基板１１上に形成される。パッケージ基板１１上に実装される半導体素子１４は、各凸部２３に係合する複数のバイアホール２４を有している。さらに、半導体素子１４は、少なくとも２箇所のバイアホール２４が、各凸部２３に接着剤２５を介して係合するようにパッケージ基板１１上に実装される。 （もっと読む）

【課題】支持板の一面側に固着された厚さの異なる複数の半導体素子の各電極端子に形成されたバンプの露出面間隙を通して引き回すことのできる配線パターンの高密度化を図る。
【解決手段】厚さの異なる複数の半導体素子１４ａ，１４ｂが、その電極端子１６の端子面が同一面となるように、支持板１０の一面側に樹脂層１２によって固着されている半導体パッケージであって、樹脂層１２は支持板１０の一面側全面に設けられ、半導体素子１４ａ，１４ｂは端子面の反対面が樹脂層１２に固着され、半導体素子１４ａ，１４ｂの端子面および側面の少なくとも一部ならびに樹脂層１２の表面全面を被覆する絶縁層２０が設けられ、半導体素子１４ａ，１４ｂの端子面に形成された先細り状のバンプ１８が絶縁層２０を貫通して形成され、絶縁層２０の表面に露出している先細り状のバンプ１８の先端面が配線パターン２２に接続される。 （もっと読む）

【課題】配線基板上にメモリチップとマイコンチップとを搭載してシステムを構成するシステム・イン・パッケージ（ＳＩＰ）型半導体装置の小型化、高速化を推進する。
【解決手段】配線基板１０の上面にマイコンチップ２０とメモリチップ３０を搭載する際、メモリチップ３０の第１チップ辺３１ａ（データ系電極パッド３３Ｄが配置された辺）に沿って配置された配線基板１０の第２導電パッド１５が、平面視において、マイコンチップ２０の第３チップ辺２１ｃの延長線と第４チップ辺２１ｄの延長線との間の領域に位置するようにメモリチップ３０を配置することで、マイコンチップ２０のデータ系電極パッド２３Ｄとメモリチップ３０のデータ系電極パッド３３Ｄとを接続するデータ系配線１６Ｄの長さを最短化する。 （もっと読む）

【課題】電気的特性がより向上した半導体装置の製造方法を提供すること。
【解決手段】封止金型５内で、第一の半導体素子１が搭載された第一の金属基板２の一部に、第二の半導体素子３が搭載された第二の金属基板４の一部を、接合材料６を介して押圧しつつ、封止金型５内にモールド樹脂１０を充填させる充填工程と、モールド樹脂１０を硬化するとともに、接合材料６を用いて第一の金属基板２の一部２０と第二の金属基板４の一部４１の間を接合する硬化接合工程とを備えた、半導体装置の製造方法である。 （もっと読む）

【課題】 ビア形成時のエッチングによる基板や配線への影響を抑制しつつ積層された半導体ウェハの回路どうしを接続する。
【解決手段】 半導体装置の製造方法は、第１基板と第１基板の一面と接するように形成された第１絶縁層を有する第１の半導体ウェハと、第２基板と第２基板の一面と接するように形成された第２絶縁層を有する第２の半導体ウェハを接合する工程と、第１基板の他面に第３絶縁層を形成する工程と、第３絶縁層、第１基板、及び第１絶縁層を貫通し第２絶縁層に形成された第２の配線上に第２絶縁層が残るようにエッチングを行い第１接続孔を形成する工程と、第１接続孔に絶縁膜を形成する工程と、第２の配線上の第２絶縁層及び絶縁膜のエッチングを行い第２接続孔を形成し第２の配線を露出させる工程と、第１及び第２接続孔の内部に形成され第２の配線と接続する第１のビアを形成する工程とを備え、第１基板の他面に形成された第１接続孔の径は第３絶縁層に形成された前記第１接続孔の径より大きい。 （もっと読む）

【課題】正常に動作しない半導体チップを含んでいても、正常に動作しない半導体チップを含んでいない場合と同等の機能を有するパッケージを容易に実現できるようにする。
【解決手段】積層チップパッケージ１Ｍは、本体２と配線３を備えている。本体２は、積層された複数の階層部分を含む主要部分２Ｍと、主要部分２Ｍの上面と下面に配置された複数の端子を有している。配線３は複数の端子に接続された複数のライン（ワイヤＷ）を含んでいる。複数のラインは、複数の共通ラインと複数の階層依存ラインを含んでいる。各階層部分は、複数の共通ラインに接続された複数の共通電極と、複数の階層依存ラインに接続され、階層部分内の半導体チップに接触しない複数の非接触電極と、複数の階層依存ラインのうち、その階層部分が利用する階層依存ラインにのみ選択的に接続された選択的接続電極を含んでいる。階層依存ラインは、共通ラインに比べて最大の幅が大きい。 （もっと読む）