説明

国際特許分類[H01L25/00]の内容

電気 (1,674,590) | 基本的電気素子 (808,144) | 半導体装置,他に属さない電気的固体装置 (445,984) | 複数の個々の半導体または他の固体装置からなる組立体 (14,678)

国際特許分類[H01L25/00]の下位に属する分類

国際特許分類[H01L25/00]に分類される特許

41 - 50 / 836


【課題】平面視において長方形形状の基板を用いる場合に、基板の反りを抑えることができる半導体装置を提供すること。
【解決手段】基板8と、不揮発性半導体記憶素子10と、接着部31とを備える半導体装置が提供される。基板は、配線パターンが形成された多層構造で、平面視において略長方形形状を呈する。不揮発性半導体記憶素子は、基板の表面層側に長手方向に沿って並べて設けられる。接着部は、不揮発性半導体記憶素子の表面を露出させつつ、不揮発性半導体記憶素子同士の隙間と、不揮発性半導体記憶素子と基板との隙間に充填される。 (もっと読む)


【課題】入出力(I/O)積層体を含むシステムを提供する。
【解決手段】入出力(I/O)積層体を含むシステム及びこのシステムを製造する方法が記述されている。一実装において、本方法は、I/O素子を含むと共に論理素子を含まないI/Oダイを積層するステップを有する。又、一実装において、本方法は、I/Oダイに対して集積回路ダイを積層するステップを更に含む。集積回路は、論理素子を含み、且つ、I/O素子を含まない。集積回路ダイからI/Oダイを分離することにより、それぞれのダイの独立的な開発や従来のダイのものとの比較におけるI/OダイのI/O基板上のI/O素子用の相対的に大きな空間などの様々な利益が得られる。空間の増大により、多数の論理素子を集積回路ダイの基板の同一の表面積内に収容する集積回路ダイの新しいプロセス世代が可能となる。 (もっと読む)


【課題】複数の半導体チップの各々の信号端子が共通の外部端子に接続される場合であっても、半導体装置のオープン不良を検出する。
【解決手段】半導体装置は、複数の半導体チップと、外部と接続される電源端子、第1及び第2の外部端子と、を備え、複数の半導体チップのそれぞれは、第1の信号端子(第1の信号パッドT1)に供給される信号に基づくクロック信号によって計数を行うカウンタ部42と、複数の半導体チップの中で自己の半導体チップを固定的に識別し、識別情報を出力する識別情報認識部と、カウンタ部42の出力と識別情報を比較し、比較した比較結果に基づいて、第2の信号端子(第2の信号パッドT2)と電源端子との導通/非導通状態を制御する比較回路43と、を有し、複数の半導体チップの各々の第1の信号端子は、共通の第1の外部端子に接続され、複数の半導体チップの各々の第2の信号端子は、共通の第2の外部端子に接続される。 (もっと読む)


【課題】小型化、薄型化、軽量化を実現した半導体装置の提供を課題とする。また、作製時間を短縮し、歩留まりを向上することができる半導体装置の作製方法の提供を課題とする。
【解決手段】トランジスタと、トランジスタ上に設けられた絶縁層と、絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層(ソース配線又はドレイン配線に相当)と、絶縁層及び第1の導電層上に設けられた第1の樹脂層と、第1の樹脂層に設けられた開口部を介して、第1の導電層に電気的に接続された導電性粒子を含む層と、第2の樹脂層及びアンテナとして機能する第2の導電層が設けられた基板とを有する。上記構成の半導体装置において、第2の導電層は、導電性粒子を含む層を介して、第1の導電層に電気的に接続されている。また、第2の樹脂層は、第1の樹脂層上に設けられている。 (もっと読む)


【課題】小型で低コスト化が可能な振動デバイス、電子機器、及び、振動デバイスの製造方法を提供する。
【解決手段】センサーデバイス1は、第1の面2a及びその第1の面2aとは反対側を向く第2の面2bを有し、互いに電気的に独立して設けられた複数の金属支柱と、複数の金属支柱の第1の面2a及び第2の面2bとは異なる面の隙間に充填され複数の金属支柱を一体に固定する絶縁体33と、を備えた基板2と、能動面10aに電極パッド11を有し、第1の金属支柱3に固定されたICチップ10と、支持部21と振動部22とを有し、支持部21をICチップ10の能動面10aに接合することによりICチップ10に支持されたセンサー素子20と、電極パッド11と第2の金属支柱4A,4B,4A´,4B´とを電気的に接続するボンディングワイヤー99と、ICチップ10及びセンサー素子20を覆うように設けられた蓋体9と、を有する。 (もっと読む)


【課題】簡易な構成でありながら正確に同期したクロックを各基板に分配することができる電子回路を提供すること。
【解決手段】第1コイルL1と第1キャパシタC1による第1共振回路を含む第1発振器21を有する第1基板11と、第2コイルL2と第2キャパシタC2による第2共振回路を含む第2発振器22を有する第2基板12とを備え、前記第1コイルL1と第2コイルL2が誘導結合して前記第1発振器21と第2発振器22が結合共振することを特徴とする電子回路。 (もっと読む)


【課題】電源ノイズの状態が相違される異なるチップ間で基準電位を伝達するための信号経路に対するバイパスコンデンサによるノイズ抑圧を常に適正化することが容易な半導体装置を提供する。
【解決手段】実装基板に搭載されたコントロールチップとメモリチップとを接続する信号経路として、コントロールチップで生成した基準電位を伝達する所定の信号経路を備えるとき、当該所定の信号経路に前記バイパスコンデンサを接続する接続箇所(接続点)の位置を、コントロールチップの基準電位用パッドから前記所定の信号経路に沿って前記接続箇所に至るまでの距離が、メモリチップの基準電位用パッドから前記基信号経路に沿って前記接続箇所に至るまでの距離よりも短くなる位置のみに制限する。 (もっと読む)


【課題】コストのかかる空間をとらずに電子部品内に個別パッシブ部品を組み込むことが可能な垂直集積システムを提供する。
【解決手段】集積回路システム100は、半導体ダイ110の前面上に製造された第一のアクティブ層と、半導体ダイ110の裏面上の第二の予め製造された層とを含み、その第二の予め製造された層は、その中に埋め込まれた電気部品を有し、その電子部品は、少なくとも一つの個別パッシブ部品140を含む。また、集積システム100は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路150も含む。 (もっと読む)


【課題】電子回路の誤動作を防止でき、かつ、電力変換装置の小型化に寄与する複合半導体装置を提供する。
【解決手段】複合半導体装置10は、第1の端子G1から入力される信号に応じて第2の端子C1から第3の端子E1へ電流を流す第1のパワー半導体素子13と、第1の端子G2から入力される信号に応じて第2の端子C2から第3の端子E2へ電流を流す第2のパワー半導体素子16が同一基板(チップ)20内に形成された半導体装置であって、第2のパワー半導体素子16の第3の端子E2は、第1のパワー半導体素子13の第1の端子G1に電気的に接続されており、第1のパワー半導体素子13の第2の端子C1の電位が時間経過とともに増加したとき、第2のパワー半導体素子16の第3の端子E2を介して第1のパワー半導体素子13の第1の端子G1に電荷をチャージする電流路を備えた。 (もっと読む)


【課題】耐振性および耐衝撃性に優れたSSD装置を提供する。
【解決手段】SSD装置10は、配線基板11と、この配線基板11を収納する一対のケース(上側ケース12Aおよび下側ケース12B)とを備えている。配線基板11の下面には、NAND型フラッシュメモリチップが封止されたSOP21とコントローラチップが封止されたBGA23とが実装されている。BGA23と下側ケース12Bとの隙間に挟み込まれた、粘着性を有するゲル状シート26は、SSD装置10に加わる振動や衝撃のエネルギーを緩和、吸収し、配線基板11の撓みを抑制する。 (もっと読む)


41 - 50 / 836