【課題】耐振動性を向上可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置１は、基板３０と、基板３０上に載置された第１半導体実装部品１００と、基板上に載置された第２半導体実装部品２００と、第１半導体実装部品１００と第２半導体実装部品２００に接続されて基板３０に設けられた第１配線２０ａ，２０ｄ，２０ｆ，２０ｈ，２０ｊと、第１半導体実装部品１００と第２半導体実装部品２００に接続されて、第１配線２０ａ，２０ｄ，２０ｆ，２０ｈ，２０ｊの配線幅よりも細い配線幅を有し、基板３０に設けられた第２配線２０ｂ，２０ｃ，２０ｅ，２０ｇ，２０ｉとを備える。 （もっと読む）

【課題】同じはんだ材料を用いながらも基板をヒータで加熱することによるマルチチップ実装を可能にするマルチチップモジュール等を提供する。
【解決手段】マルチチップモジュール１０は、一つのＰＬＣ２０上に複数のＬＤ３１，３２がそれぞれはんだバンプ４１，４２を介してかつＰＬＣ２０の表面２００に水平方向に実装されたものである。そして、複数のはんだバンプ４１，４２の融点Ｔｍが同じであり、ＰＬＣ２０を加熱してからはんだバンプ４１，４２が融点Ｔｍに達するまでの時間ｔ１，ｔ２はＬＤ３１，３２ごとに異なる。 （もっと読む）

【課題】半導体装置を薄型化する技術を提供する。
【解決手段】半導体装置は、基板と、前記基板の上面に設けられた半導体素子と、前記基板の上面に設けられた接着剤と、を備え、前記基板の上面に、前記半導体素子の少なくとも一部を収容する凹部が形成され、前記接着剤は、前記基板と前記半導体素子との間に設けられているとともに、前記基板の凹部を覆っている。 （もっと読む）

【課題】 シリコン貫通ビアが形成されたＬＳＩチップが搭載されたパッケージ内において、ＬＳＩチップから受動部品までの配線距離を短くする構造およびその製造方法を提供する。
【解決手段】
本発明は、基板上に積層された複数のＬＳＩチップからなる半導体装置であって、シリコン貫通ビアが形成されたＬＳＩチップと、前記シリコン貫通ビアが形成されたＬＳＩチップ上に搭載され、前記シリコン貫通ビアを介して電源経路と電気的に接続する１以上の受動部品と、を有することを特徴とする半導体装置に関する。 （もっと読む）

【課題】樹脂層により電子部品が封止された複合モジュールが備える実装基板の反りを低減する。
【解決手段】実装基板２の一方主面に実装された電子部品３を封止する樹脂層４を備える複合モジュール１において、樹脂層４の内部にダミー部材５を設けることで、樹脂層４を形成する樹脂の総量を減らし、複合モジュール１が備える実装基板２の反りを低減する。 （もっと読む）

【課題】複数の半導体素子を備えており、半導体素子に流れる電流を検知する際の損失を低減可能な半導体装置及びその製造方法を提供する。
【解決手段】 一実施形態の半導体装置１は、配線パターン２２を有する配線基板２０と、配線基板上に搭載されるＮ個（Ｎは２以上の自然数）の半導体素子１０と、配線基板に搭載され、Ｎ個の半導体素子のうちから選択されたＭ個（Ｍは１以上Ｎ以下の自然数）の半導体素子１０のうちｍ個（ｍは、１以上Ｍ未満の自然数）の半導体素子１０に流れる電流を検知する電流検知部３０Ａ，３０Ｂと、を備える。Ｍ個の半導体素子は、配線パターンを介して電気的に並列接続されており、ｍ個の半導体素子は、電流検知部を介してＭ個の半導体素子のうちの他の前記半導体素子に電気的に並列接続されている。 （もっと読む）

【課題】 ロジックチップとメモリチップとを実装しながら、メモリチップで誤動作を生じさせない電子部品及びその製造方法を提供することにある
【解決手段】 放熱部材３００がロジックチップ９０Ａ及びメモリチップ９０Ｂ上に取り付けられる。放熱部材３００には、メモリチップ９０Ｂの上面と当接する部位に開口３０８が設けられている。このため、ロジックチップ９０Ａからの熱が放熱部材３００を介してメモリチップ９０Ｂへ伝わり難いため、ロジックチップからの熱的影響でメモリチップが誤動作し難くなる。 （もっと読む）

【課題】長尺接続子により直線上に配列された複数の半導体チップを半田付けにより共通接続する場合において、長尺接続子の撓みを防止して当該長尺接続子と各半導体チップとの間隔を適正な間隔に保持する。
【解決手段】長尺接続子１１０の接続板部１１３を当該長尺接続子１１０の先端部の側に位置する半導体チップ１３３よりもさらに先方にまで延長することによって形成された延長部１５０の下面側に突起部１１４を有する長尺接続子１１０と、リードフレーム１２０を載置するリードフレーム載置面２００ａに長尺接続子１１０の突起部１１４を当接させるための突起当接部２１０を有する台座２００とを用いて、長尺接続子１１０の突起部１１４を台座２００の突起当接部２１０に当接させるようにリードフレーム１２０を台座２００に載置した状態で半導体チップ１３１〜１３３の各上面と長尺接続子１１０の接続板部１１３の下面とを半田付けする。 （もっと読む）

【課題】チップをＧＮＤ接続して電気的特性を安定化すると共に、パッケージを小型化するためのリードフレームおよび半導体装置を提供する。
【解決手段】表面に設けられたチップ搭載領域１１と、前記チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域１３Ａと、前記凹部に配置された端子１２とを備え、前記リード領域の表面からの厚みは、前記端子の表面からの厚みよりも小さいリードフレーム１０。 （もっと読む）