【課題】デバイスシミュレーションにおける解析領域の一部を回路によって置き換えた場合において、電子と正孔の輸送特性の違いを考慮した高精度なシミュレーションを実現すること。
【解決手段】シミュレーション装置は、離散化された偏微分方程式に基づいてデバイスシミュレーションを行うための領域の一部を回路によって置き換える置換部と、当該回路において、第１の回路方程式に基づいて電子電流及び電子ポテンシャルを決定するとともに、第２の回路方程式に基づいて正孔電流及び正孔ポテンシャルを決定する解析部と、を備えている。 （もっと読む）

本発明は、ドリフト層（１６）を有する単極半導体部品の製造方法であって、少なくとも１つの広いバンドギャップ材料を含むドリフト層（１６）の材料のエピタキシャル析出を手段として、ドリフト層（１６）の成長方向（１９）に沿って連続的に低下する電荷キャリアドーピング（ｎ）の濃度を有するドリフト層（１６）を形成する工程を含む方法に関する。エピタキシャル析出により形成されるドリフト層（１６）に炭化ケイ素を使用することにより、下流工程におけるドープ材原子の拡散による電荷キャリアドーピング（ｎ）の連続的に低下する濃度のその後の変化を抑制する。製造方法は特に、単純なおよび／または費用効果的なやり方で、ドリフト層（１６）を含む単極半導体部品であって比較的低い順方向損失と比較的高い逆バイアス電圧との有利な比を有する単極半導体部品を実装するために使用されることができる。単極半導体部品は能動半導体部品または受動半導体部品であることができる。本発明はさらに、半導体装置（１０）に関する。
（もっと読む）

【課題】 バイポーラ・トランジスタ構造体、バイポーラ・トランジスタを設計し製造する方法、及びバイポーラ・トランジスタを有する回路を設計する方法を提供する。
【解決手段】 バイポーラ・トランジスタを設計する方法は、バイポーラ・トランジスタの初期設計を選択するステップ（図２５の２４０）と、バイポーラ・トランジスタの初期設計をスケーリングしてバイポーラ・トランジスタの縮小設計を生成するステップ（２４５）と、バイポーラ・トランジスタの縮小設計の応力補償が必要かどうかを、スケーリング後のバイポーラ・トランジスタのエミッタの寸法に基づいて判断するステップ（２５０）と、バイポーラ・トランジスタの縮小設計の応力補償が必要な場合に、縮小設計のトレンチ分離レイアウト・レベルのレイアウトを、縮小設計のエミッタ・レイアウト・レベルのレイアウトに対して調節して（２５５）バイポーラ・トランジスタの応力補償縮小設計を生成するステップ（２６０）と、を含む。 （もっと読む）

【課題】絶縁ゲート電界効果トランジスタモデルにおいて内側フリンジ容量を適切にモデル化し、当該モデルを集積回路のシミュレーションに反映し、絶縁ゲート電界効果トランジスタを含む集積回路の設計に使用されるシミュレーション精度を向上する。
【解決手段】ゲート・ドレイン間およびゲート・ソース間の内側フリンジ容量に関する基板電荷Ｑｂｆおよびゲート電荷Ｑｇｆと、ゲート・ドレイン間の内側フリンジ容量に関わるドレイン電荷Ｑｄｆと、ゲート・ソース間の内側フリンジ容量に関わるソース電荷Ｑｓｆとを考慮し、ＱｂｆがＱｄｆとＱｓｆとＱｇｆとに依存して定義され、さらに、Ｑｇｆのドレイン端子バイアスによる偏微分項とＱｄｆのゲート端子バイアスによる偏微分項とが一致し、かつＱｇｆのソース端子バイアスによる偏微分項とＱｓｆのゲート端子バイアスによる偏微分項とが一致するように、ＱｇｆとＱｄｆとＱｓｆとＱｂｆとを定式化する。 （もっと読む）

【課題】トランジスタの高精度な解析及び設計を実現する。
【解決手段】チャネル領域５４をチャネル方向（Ｘ方向）に離散化した複数の節点５６の各々に、予め設定された濃度分布則に従ってチャネル方向（Ｘ方向）及び深さ方向（Ｚ方向）の次元を有する不純物濃度Ｎ（ｘ，ｚ）を設定するステップと、不純物濃度Ｎ（ｘ，ｚ）の深さ方向（Ｚ方向）の次元を削減する次元縮退によって、各節点５６における表面ポテンシャルφ_Ｓ０を算出するステップと、各節点５６間の相互作用を考慮して表面ポテンシャルφ_Ｓ０を修正するステップと、修正された表面ポテンシャルφ_Ｓを用いてトランジスタ５０の電気的特性を算出するステップと、算出された電気的特性と、予め用意された電気的特性の測定値２２とが、所定の範囲内で一致する場合、不純物濃度Ｎ（ｘ，ｚ）をトランジスタ５０のモデルパラメータ２４として記憶装置１３に記録するステップとを具備する。 （もっと読む）

【課題】半導体集積回路を製造するプロセスを変更した場合において、デバイスモデルによって変更後のプロセスにより製造された半導体素子を表すためにデバイスモデルに含まれるモデルパラメータを容易に決定できるようにする。
【解決手段】モデルパラメータ決定装置は、第１の製法により製造された半導体素子を特徴付ける第１の物理パラメータ群と、半導体素子の特性を表すためのデバイスモデルに含まれるモデルパラメータ群であって第１の製法により製造された半導体素子を表すための第１のモデルパラメータ群と、第２の製法により製造された半導体素子を特徴付ける第２の物理パラメータ群とを入力し、第２の製法により製造された半導体素子の特性を当該デバイスモデルによって表すためのモデルパラメータ群を、第１の物理パラメータ群及び第１のモデルパラメータ群並びに第２の物理パラメータ群に基づいて決定する。 （もっと読む）

広バンドギャップ半導体バイポーラ接合トランジスタ（「ＢＪＴ」）と、このＢＪＴのベースに電流を供給するように構成された広バンドギャップ半導体ＭＯＳＦＥＴとを含む高電力絶縁ゲートバイポーラ接合トランジスタを提供する。これらの素子は、ＢＪＴのベース上にあってＢＪＴのエミッタに結合された、ＢＪＴのベースの導電型とは逆の導電型を有し、ＢＪＴのベースとヘテロ接合を形成する少数キャリア転換半導体層をさらに含む。 （もっと読む）

【課題】少数の離散的な電荷によって生じるトランジスタ特性のばらつきを考慮した半導体集積回路の設計方法を提供する。
【解決手段】単一の電荷が付加されることにより生じるトランジスタ特性の変位ｘの確率密度関数Ｐ１（ｘ）を決定する工程と、Ｐ１（ｘ）と、付加される電荷の個数ｎの出現確率と、を元に回路設計上想定すべき設計余裕Ｍを決定する工程と、を備える。単一の電荷が特性に影響を与えるほど微細なトランジスタを有する半導体集積回路においても、正確にばらつきが計算できる。 （もっと読む）

【課題】パワー用途のMOSFETを高精度に模擬できる回路シミュレーション用MOSFETモデルとそのパラメータの抽出を短時間かつ容易に得る。
【解決手段】この発明に係るMOSFETモデルは、MOSFETのSPICEモデルと、前記MOSFETのSPICEモデルの電極端子間に接続した電圧依存性の可変キャパシタからなるMOSFETモデルであって、前記可変キャパシタのうちの前記MOSFETのドレイン―ゲート間の静電容量Cdgは、
前記MOSFETのターンオフのミラー期間における前記MOSFETのドレイン―ソース間の出力電圧Vdsの実測値から抽出して補正する。 （もっと読む）

【課題】本発明は、アモルファスの電気伝導度を推定する分子シミュレーション装置を提供することを課題とする。
【解決手段】アモルファスの電気伝導度を推定する分子シミュレーション装置であって、アモルファスに存在する異なる波動関数のキャリアの乗り移り易さ（異なる波動関数のエネルギレベルの差及び異なる波動関数の重なり領域の体積に基づく評価）、空間上の広さ（異なる波動関数の各体積の和から重なり領域の体積を引いた体積に基づく評価）及びキャリアが存在する確率をそれぞれ評価し、当該３つの評価に基づいて電気伝導度を推定することを特徴とする。 （もっと読む）